SoC设计中的低功耗技术

SoC越来越成为设计的主流趋势，而应用系统对低功耗无止境的需求，使得SoC低功耗设计技术变得日益重要。本文首先介绍了低功耗的基本概念，包括原理、优化技术等，着重介绍了面向SoC的系统级功耗优化技术，最后展望了SoC低功耗设计的一些发展方向。     

SoC设计中的低功耗策略

低功耗设计已经成为片上系统(SoC)设计的主题.当今的设计已经从过去的性能、面积二维目标转变为性能、面积和功耗的三维目标.本文深入探讨了片上系统设计中的低功耗设计策略,在晶体管和逻辑门级、寄存器传输级和系统结构级各设计抽象层次上阐述了低功耗设计所面临的问题,并给出了各级的低功耗优化策略.     

超深亚微米导航SoC芯片的低功耗策略

作为导航技术发展的主要方向之一,导航 SoC 芯片的功耗对系统各方面有巨大的影响。本文对 SoC 芯片的动态功耗、静态功耗和存储器功耗从原理上进行了分析,并从系统级、行为级、RTL 级、门级和物理级分别研究了低功耗设计实现技术。     

一种SoC低功耗模式设计与实现

为降低芯片功耗,提升性能,从系统级、结构级和RTL级3个层次提出了一种片上系统(System on Chip,SoC)芯片的低功耗设计方法,并在样片中得以验证。在系统级层面,根据SoC芯片的不同工作场合,在正常运行模式的基础之上,设计了睡眠、停止和待机3种低功耗模式。在结构级层面,将整个芯片划分为VDD、VDDA和VBAT3个电压域,以降低系统功耗。在RTL级,针对不同的模式切换,设计了时钟管理技术,实现了对不同模式下不同时钟的控制。仿真和实验结果证明了设计的合理性,实测数据表明,睡眠模式最多降低59.1%的功耗,停止和待机模式降低了3~4个数量级。     

SoC低功耗设计中的DVS技术

随着系统芯片(SoC)集成更多的功能并采用更先进的工艺,它所面临的高性能与低功耗的矛盾越来越突出.动态电压调整(DVS)技术可以在不影响处理器性能的前提下,通过性能预测软件根据处理器的繁忙程度调整处理器的工作电压和工作频率,达到降低芯片功耗的目的.文中讨论了DVS技术降低功耗的可能性,介绍了如何利用两种不同的DVS技术让处理器根据当前的工作负荷运行在不同的性能水平上,以节省不必要的功耗.     

VLSI电路低功耗设计研究进展

介绍了低功耗设计最新的研究进展,从低功耗设计流程、功耗估计方法、功耗优化方法、功耗优化工具软件、低功耗测试等几个方面,对低功耗的研究进行了系统和科学的阐述,可为相关研究设计人员提供有益的参考.     

低功耗非制冷红外图像处理专用SoC芯片

非制冷红外成像技术具有非常广泛的应用前景。但是,目前非制冷红外成像芯片存在非均匀校正、图像细节增强和条纹噪声等亟待解决的问题。论文提出并设计一种面向非制冷红外成像的图像处理专用SoC芯片,芯片集成了一个CPU、两个DSP处理器和一个红外图像处理专用加速器,单芯片可实现非制冷低功耗红外图像的非均匀校正、图像滤波、直方图均衡、数字图像细节增强、条纹消除和目标检测跟踪等实时图像处理。同时,研究开发了面向芯片应用的非制冷低功耗红外图像处理算法。采用65-nm CMOS工艺实现了非制冷红外图像专用处理SoC芯片,实现了基于非制冷红外成像芯片和图像处理SoC芯片的小型低功耗非制冷红外成像系统。测试结果表明成像系统可以实现清晰的非制冷红外成像、目标检测及目标跟踪等功能,系统功耗小于2 W,体积相比传统的系统减小了50%,满足对体积、功耗、性能要求比较高的系统的应用需求,具有较高的工程应用价值和前景。     

SoC低功耗设计及其技术实现

文章根据低功耗设计理论和方法,分别从系统级、模块级及RTL级三个层次上考虑一款SoC芯片功耗设计。在系统级采用工作模式管理方式,在模块级采用软件管理的方式,RTL级采用门控方式,三种方式的应用大大降低芯片了的功耗。仿真分析表明,该芯片的低功耗设计策略取得了预期的效果,实现了较低的动态功耗与很低的静态功耗。该SoC采用0．18μm CMOS工艺库实现,面积为7．8mm×7．8mm,工作频率为80Mnz,平均功耗为454．268mW。     

CMOS集成电路的功耗优化和低功耗设计技术

总结了当前已发展出的各个层次的CMOS低功耗设计技术和低功耗设计方法学的研究进展.重点介绍了时序电路的优化、异步设计、高层次电路设计和优化技术.     

零翻转编码地址总线SoC低功耗设计

本文分析了SoC设计中大电容负载的地址总线低功耗设计方法。利用地址总线零翻转编码和解码技术，有效地减少了SoC地址总线活动，降低了SoC芯片和系统的功耗。同时，应用于实际的SoC设计中，验证了它的功能和适用范围。     

面向航天应用的SoC设计

在深入研究航天器电子系统功能需求的基础上,设计了一种支持多种航天器电子系统功能的SoC.该芯片自带微处理器,支持多种主设备接口,同时片内集成了多种外设接口的数字逻辑,从而实现了航天测控功能的单片集成.     

SoC设计验证策略及方法学

验证在SoC设计过程中有十分重要的作用,它将影响到芯片的整体开销和质量.本文首先介绍了当前业界比较常用的一些验证技术的特点,包括仿真技术、静态验证技术、形式验证、物理验证等,然后通过实例论述在SoC设计验证中的关键技术--重用技术、随机约束验证、自检技术和形式断言验证.     

SoC设计中的片上通信体系结构研究

以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SoC)技术,是目前超大规模集成电路和嵌入式电子产品设计的主流.SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一,同时对SoC的性能起着至关重要的作用.提出一种SoC中的混合片上通信体系结构,该体系结构将传统的共享总线与片上网络相结合,既保留了片上共享总线面积小的优点,又具有片上网络的并行通信的优点.此外,该混合片上通信还可以扩展到二维网络.     

龙芯税控SoC中Bootloader的设计与分析

本文介绍了龙芯税控SoC中Bootloader的设计过程,并详细分析了Bootloader中关于外部中断(IRQ)处理的详细过程.     

多电源混合电压SoC的全芯片ESD设计实例

SoC是含有微处理器、外围电路等的超大规模集成电路,具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,SoC的ESD设计成为设计师面临的一个新的设计挑战。文章详细介绍了一个复杂的多电源、混合电压专用SoC芯片的全芯片ESD设计方案,并结合电路特点仔细分析了SoC芯片ESD设计的难点,提出了先工艺、再器件、再电路三个层次的分析思路,并将芯片ESD总体解决方案中的关键设计重点进行了逐一分析,最后给出了全芯片ESD防护架构的示意图。该SoC芯片基于0.35μm 2P4M Polycide混合信号CMOS工艺流片,采用文中提出的全芯片ESD防护架构,使该芯片的HBM ESD等级达到了4kV。     

可配置处理器在SoC设计中的应用

可配置处理器的出现使得SoC设计工程师可以建立起一种崭新的,而且非常灵活的硬件模块构建方法。同传统的固定指令集架构ISA处理器相比,可配置处理器通过添加用户定制的执行功能部件、寄存器和寄存器堆以及专用通信接口能够获得很高的系统性能。     

无线传感器网络SoC休眠唤醒机制的设计实现

在网络节点SoC中常用的低功耗策略是提供休眠唤醒支持.首先分析了电路功耗产生机理的基础上,采用关闭时钟和关闭电源的两种不同的休眠工作模式及为实现它们的双电源供应结构,讨论了其中的支持休眠唤醒机制的供电模块设计、数据保持和隔离设计和MAC时钟恢复问题,最后利用可配置的协处理器和双振荡器设计以实现缩短唤醒时间.     

一款嵌入式芯片总线仲裁器的设计和评估

针对片上系统(SoC)总线设计中仲裁机制的选取往往局限于抽象的定性分析,以一款嵌入式处理器芯片为设计平台,实现了固定优先级、轮转优先级和混合优先级的仲裁电路设计,并建立了仿真测试平台,通过仿真对总线主设备的总线占有率、最差等待响应时间进行了定量分析比较,得出了混合优先级仲裁机制较单一的固定优先级与轮转优先级仲裁机制在体现公平性与优先性上更有效的结论,对其他嵌入式系统总线的仲裁设计与改进提供了很好的参考.     

数字视频处理接口的SoC设计方法

文章从SoC设计方法学的角度，讨论了基于SoC平台的数字视频处理IP的互连问题，并提出数字视频处理的数据总线和控制配置总线分离、同步的总线互连策略。同时，讨论了嵌入式专用视频处理在线配置的串行总线接口模块的设计，并针对视频处理参数配置的特点，提出了基于视频信号和系统时钟的双重同步结构。该设计已成功地应用于数字化处理电视芯片。     

CMOS图像传感器片上系统及其在手机上的应用

带相机功能的手机越来越流行并逐渐成为手机的标准配置。CMOS图像传感器因其在低成本、图像效果好、低功耗、集成度高等方面的优势,在手机市场上逐渐成为主流。随着功能与集成度的提高,片上系统与单芯片方案已经成为一个趋势。介绍CMOS图像传感器片上系统的架构与原理、图像信号处理模块,然后给出他在手机系统上的应用与软件实现。