SOC的现状与发展

介绍了SOC,MEMS,MCM的进展,对SOC的设计、IP芯核开发方面作了简要说明,提出了我国在SOC领域应开展的工作。     

基于IP的SOC设计

系统级芯片(System-on-Chip,SOC)是10年前就出现的概念,它是微电子技术当前最迫切的发展方向。从技术层面看,系统级芯片技术是超大规模集成电路(ULSI)发展的必然趋势和主流,它以超深亚微米(Very Deep Sub-Micron,VDSM)工艺和IP核复用(IP Reuse)技术为支撑。在国家高技术研究发展863计划中,SOC作为微电子重大专项已列入了2000～2001年度信息技术领域的重大专项     

SOC的现状与发展

介绍了 SOC,MEMS,MCM的进展 ,对 SOC在设计、 IP芯核开发方面作了简要说明 ,提出了我国在 SOC领域应开展的工作。     

基于SOC典型结构的系统验证环境

IP集成已经成为SOC的主要设计方法，但是IP间的不兼容性和冲突带来了SOC设计的大量问题。文章给出了一种基于IP总线的SOC标准架构，并在这一架构上建立了系统验证环境。该验证环境利用现有的EDA工具，并建立在广泛使用的IP重用规范之上，因此具有很强的可移植性。同时，该环境使激励文件也能与IP一起被SOC设计重用，大大减轻了系统验证的工作。该环境适用于SOC设计的各个阶段，并且具有软硬件协同仿真的能力。     

SOC的关键技术和设计方法

本文主要介绍了SOC的发展与前景，并且对其中的一些关键技术作了详细的说明。最后对SOC的主要应用以及21世纪硅电子学的发展作了简要的介绍。     

SOC测试系统将成为主注IC测试设备

ＳＯＣ（系统级芯片）测试对ＩＣ ＡＴＥ（集 成电路自动测试设备）制造商提出了挑战,同时也提供了新的发展机遇。目前,各种系统级芯片不断面世,包括数字蜂窝电话芯片、ＰＣ图形芯片、电缆调制解调器芯片、千兆以太网交换器芯片、网络控制器芯片以及各种多媒体器件。这预示了ＳＯＣ测试将是未来几年ＡＴＥ市场中的一个新增长点。ＳＯＣ对测试设备要求非常高,它要求设备能测试芯片上的数字逻辑电路、模拟电路和存储器。低成本、多功能ＳＯＣ测试设备对集成电路制造商有更大的吸引力,因为这种设备的测试能力能替代多台单功能ＩＣ ＡＴＥ…     

模块结构的SOC集成电路测试系统

根据不完全的统计,从1980年代开始集成电路的工艺快速更新换代,集成度按摩尔定律每18个月增加一倍,此增长势头将会延续至2010年。相应生产每晶体管成本从0.5美分下降至200年的0.001美分,而测试每个晶体管成本只从0.4     

基于SOC的VC-1解码器软硬件协同设计及验证

提出了一种VC-1硬件解码器的SOC／ASIC设计方案,并在具体实现电路的基础上,重点讨论了软硬件协同设计方案及其验证策略的设计考虑。该设计方案已经通过基于FPGA的系统级验证。结果证明,设计方案完全可行。     

SOC中IP核重用技术及其接口模型

SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流.其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)重用的方法.本文介绍可重用IP设计方法,以及IP的接口模型,有效的接口可以提高重用率,从而提高SoC的设计效率.0CP(开放核协议)将软件中的分层概念应用到IP核接口,提供一种具有通用结构的接口协议,方便了IP核与系统的集成.     

SOC重用设计中的IP库技术

有效的基于IP重用的设计方法学需要一整套完整的设计环境支持,其中关键的部分是要开发一个包含种类丰富、质量优良的IP模块的IP库。本文阐述了系统芯片重用设计过程中IP库开发和管理的重要意义。尝试定义了IP库,并从其组成要素:IP库元件、IP的评估以及IP库的系统结构和数据管理等方面简述了这一过程中可能存在的若干技术问题。     

基于FPGA的SOC验证平台的设计

由于SOC芯片越来越复杂,仿真验证越来越重要,逻辑错误是造成SOC芯片流片失败的首要原因.本文基于Altera EP2C50 FPGA,研究并设计SOC验证平台,以加速SOC芯片的逻辑仿真验证,减少SOC芯片设计失败的风险.     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

SOC设计中的IP挑战

IC设计正逐渐转向系统级芯片(SOC)设计,IP核是其中的重要核心部分.本文介绍了IP核的概念及交付形式,讨论了IP核相关标准、IP验证、IP的质量评估,以及知识产权的保护,并从上述几个方面分析了IP核所面临的挑战.     

SOC系统中高效的卷积解交织实现结构

目前ASIC芯片高度集成,针对解调芯片在SOC系统中的集成,设计了一种高效的卷积解交织实现结构,对地址产生及整形单元做了详细阐述,并以DTMB解调模块为例,描述实现过程及实现成果,该设计通过FPGA及ASIC的充分验证,结果证明,此方案设计具有高度的可靠性和稳定性,在SOC系统中极大提高了卷积解交织对总线的访问效率,极大降低了DDR的占用带宽.     

系统级芯片：最引人关注的IC

介绍了系统级芯片的定义、优点、构成要素、设计原则、品种和目前存在的问题。讨论了系统级芯片的技术关键———微处理器核心和知识产权。     

SOC设计中的硬核复用及其工艺移植

IP复用已成为SOC(system-on-chip)芯片设计的主要手段之一.以一款0.18 μm工艺下的温度控制芯片设计为例,具体介绍硬核复用设计的工艺移植问题,并给出了一种基于工艺设计工具包的设计流程及其关键技术解决方案.该设计流程在保证电路功能正确性的同时,又可以减少版图设计的设计周期,可以为其他类似硬核的复用设计提供参考.     

系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期.鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等.     

SOC的低功耗快速测试

SOC由多个芯核组成,它的测试可以分为系统级和芯核级来解决,也可以从电路结构和测试算法两个方面来进行.测试时间长,测试数据量大,测试功耗高是系统芯片测试的难题.解决这些问题的途径主要有:基于软件和硬件协同测试的方法;对测试向量进行处理的方法;在测试电路中使用翻转较少的触发器的DFT结构;合理的划分片上的可测试资源.还给出了尚需进行的研究工作.