基于Si4133频率合成器的设计与实现

介绍了Si4133双波段射频合成芯片的工作原理,设计并实现了基于Si4133的射频链路收发信机系统中的频率合成器.该频率合成器集成度高,抗干扰性强,频率稳定性好,可采用单片机编程控制频率的变化.其相位噪声在340MHz处达到-102.61dBe/Hz@1kHz、680MHz处达到-94.75dB/Hz@1kHz,杂散抑制度达到77dBc.通过实际应用证明了该频率合成器能够良好地满足OFDM多载波高速图像传输系统的要求.     

一种级联锁相环频率合成器的设计与实现

介绍了锁相环的组成结构,详细分析了锁相环系统各部分产生的相位噪声,结合分析结果给出了一种以双锁相环集成芯片LMK04031为核心实现125 MHz时钟源的频率合成器的设计方法,并给出关键电路的设计。通过调试,产生高性能的频率源,为锁相频率合成的工程应用提供参考。     

基于ADF4118的C波段频率合成器的设计与实现

基于锁相环频率合成技术,以锁相环芯片ADF4118、压控振荡器HMC505和八分频器HMC363为核心器件,设计了频率为6.812-6.872GHz的锁相环频率合成器。文中对频率合成器的实现方案进行了详细分析,并给出仿真和实验结果。     

低相噪小步进频率合成器设计

根据现代通信系统的需要介绍了4．5-5．2GHz的频率合成器的设计。该频率合成器工作频带宽,步进小,尤其是具有较低的相位噪声。提出了实现小步进和低相噪的频率合成器的几种方法,最后采用小数分频和环内混频的方案。经过合理设计环路滤波器,选择合适的环路带宽,制作出高性能的频率合成器,并且对频率合成器的性能进行了分析。     

基于ADF4108的频率合成器设计

本文分析锁相环（PLL）频率合成器的基本原理,并简单地介绍了ADI公司的集成锁相环芯片ADF4108的结构和性能。然后基于ADF4108芯片设计出一种频率合成器的方案,在该方案中,包含了环路滤波器的设计。通过ADIsimPLL3．1软件仿真,结果显示其相位噪声到达-99．27dBc@10kHz,并且系统工作稳定。     

基于ADF4360-8的集成化低相噪频率合成器设计

结合锁相环技术的基本原理,介绍了一种采用锁相环技术产生高稳定度信号的低相噪频率合成器的设计思路。采用集成锁相环芯片ADF4360-8来设计锁相环电路,并给出了系统的具体电路参数、实际应用的设计要点和设计注意事项。最后经过仿真,得出系统环路带宽内相噪为-105dBc,符合系统设计要求。     

基于相位噪声分析的微波跳频频率合成器设计

本文给出了一种工作于微波频段的跳频频率合成器的相位噪声分析方法,对组成锁相环(PLL)的带电荷泵鉴频鉴相器(CP-PFD)、参考晶体震荡器、压控震荡器(VCO)等部分分别建立相位噪声模型,并在Matlab中进行仿真,得出了满意结果。根据设计方案制成的硬件电路,达到了系统要求,验证了方案的可行性和分析方法的实用性。     

基于锁相环技术的频率合成器的研究

针对锁相环技术频率合成器的教学实验演示,采用间接式频率合成技术,结合锁相环技术以及CPLD技术等相关技术,设计了一种新的实用型频率合成器.本文所设计的电路,通过键盘输入,数码管实时显示,方便直观地演示了频率合成器,达到了预期的要求和效果.与以前设计的电路相比较,在性能指标、用于演示的直观性和可操作性方面都有了一定的提高,它不仅可以用于教学实验演示,还可以用作频率源、频率计等.     

锁相环频率合成器中分频器设计

从工程的角度出发,设计两个应用于锁相环频率合成器的可编程分频器电路,一个采用脉冲吞除技术的可编程分频器,另一个是具有新颖结构,能实现1:1占空比的奇数分频器.同时,详细研究了分频器设计中的关键问题.最后,采用1st Silicon 0.25um的CMOS混合信号工艺对分频器电路进行了仿真,仿真结果表明分频器设计的正确性.     

数字频率合成器锁相环的应用

介绍一种用集成数字频率合成器实现频率合成、锁相稳频和锁相调频的锁相环电路,给出设计和实际应用.该锁相环电路稳定、可靠,调试简便,输出频率可达1000MH_Z,频率稳定度优于10~(-5).实现锁相调频时,调频信号DG_(pp)<2%,DP_(pp)<1.2°.     

应用LMX2370设计双锁相环频率合成器

介绍了美国国家半导体公司新推出的低功耗单片双锁相环芯片LMX2370的结构、原理、特点,给出了LMX2370在V／UHF航空电台频率合成器中的应用实例。     

用改进的预分频器和前置放大器实现低相位噪声的CMOS频率合成器

一种低相位噪声锁相环频率合成器的设计与实现,该设计利用了新型的前置放大器与预分频器,在采用TSMC0.35!mCMOS工艺的情况下,带宽为20MHz～920MHz。     

一种改进式数字频率合成器的设计与仿真

为了获得良好的频率合成与跟踪效果,依据锁相环的基本工作原理,采用锁相嵌套结构设计了1种改进式数字频率合成器。理论分析和仿真结果表明,这种设计方法能有效地实现频率合成,并且具有较强的抗噪性能和较低的环路功耗。     

基于ADF4351和FPGA的合成频率源的设计

以数字锁相环ADF4351和Xilinx公司的Spartan-6系FPGA为主要元件设计了一个合成频率源。重点讨论了ADF4351的工作原理、两者之间的SPI通信过程、电路板的设计过程,并给出了关键的控制代码和性能测试结果。该频率源具有结构简单、成本低廉、代码占用资源少、易于维护和升级等特点,在100~700 MHz的宽频范围内可输出SFDR为40 d B左右的稳定波形。     

X波段小步进频率合成器的设计及实现

介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。     

低相噪低杂散C波段频率合成器的设计

直接数字频率合成（DDS）＋锁相环（PLL）是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍,然后着重利用DDS内环分频式合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终用试验结果证明了该方案的可行性。     

一种高频低相噪频率合成器的设计

在无人机着陆系统中需要一种高频稳度的频率合成器,本文基于集成锁相环PE3240芯片设计了一种具有高频低相位噪声性能的频率合成器,并对影响相位噪声的因素进行了分析,电路测试结果表明设计达到了预期要求.     

锁相环频率合成器的实现及应用

介绍了锁相环频率合成器的构成模型及工作原理;结合其在矿井中频无线通信系统中的应用,提出了用单片机控制实现自动频道选择的方法。锁相环频率合成器的应用使得无线终端可在不同基站之间快速漫游切换,具有频率分辨率高、频率转换时间短、转换时信号相位连续等优点。