共查询到19条相似文献,搜索用时 109 毫秒
1.
2.
《信息技术》2017,(4):61-64
文中首先讨论了多种FFT算法及其基本原理,实现了基2频率抽取算法,采用单蝶形顺序处理的结构实现单精度浮点数FFT处理器。根据自顶向下的设计思想,将整个设计划分为6个子模块,分别对子模块进行设计,最后组合成FFT处理器。然后,文中介绍了浮点数加法器和浮点数乘法器的硬件实现,在其中引入流水线,大大提高了数据吞吐量,提高处理速度。在中间结果缓存单元的设计中,调用Altera IP Core中的三口RAM,能够同时读写数据,大大节省了运算时间。最后对FFT处理器进行了功能仿真和时序仿真,做了详尽的分析测试。结果表明,单精度浮点数FFT处理器达到了较高的运算精度,可稳定运行在62.5MHz,完成一次256点浮点数复数FFT运算需要33.056μs。与DSP和单片机实现的FFT相比,在性能上具有一定优势。 相似文献
3.
本文介绍基于FPGA,用VHDL语言编程实现矢量脱靶量测量专用信号处理器的方法。有效利用FPGA片内硬件资源,无需外国电路,高度集成,实现了对复数数据进行去直流,加窗,512点FFT和求模平方运算。 相似文献
4.
基于FPGA高精度浮点运算器的FFT设计与仿真 总被引:1,自引:0,他引:1
基于IEEE浮点表示格式及FFT算法,提出一种基2FFT的FPGA方法,完成了基于FPGA高精度浮点运算器的FFT的设计。利用VHDL语言描述了蝶形运算过程及地址产生单元,其仿真波形基本能正确的表示输出结果 相似文献
5.
6.
7.
基于FPGA的高速实时FFT处理器设计 总被引:5,自引:0,他引:5
结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1 024点、16位复数点、块浮点FFT.整个设计划分成多个功能模块,全部采用Verilog HDL描述,并在Virtex-Ⅱ器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的. 相似文献
8.
为了提高快速傅里叶变换(FFT)处理数据的实时性,本文利用现场可编程阵列(FPGA)逻辑资源丰富、运算速度快的特点以及FFT算法的分级特性,实现了高速、高阶FFT的流水线工作方式设计。通过本文介绍的设计方法,在Xilinx公司Virtex-II系列FPGA上实现了工作频率50MHz以上、数据流水输入、输出的1 024点按时间抽取FFT。 相似文献
9.
基于FPGA的数字脉冲压缩系统实现 总被引:1,自引:0,他引:1
针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少。系统采用块浮点数据格式以提高动态范围,同时减小截断(或舍入)误差对输出信噪比的影响。 相似文献
10.
基于FPGA的32位浮点FFT处理器的设计 总被引:5,自引:3,他引:5
介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。 相似文献
11.
在火车车轮的振动式擦伤检测系统中,经常需要对振动信号进行频谱分析,为实现振动频谱信号的及时输出,在此根据FFT算法中的一种变形运算流图,提出一种基于FPGA的FFT流水线结构,总结了利用流水线结构实现这种FFT运算流图的数据存取规律,并按此结构利用Verilog语言设计了64点数据的6级流水线运算结构。利用振动信号测试数据进行仿真实验,结果表明该设计方法的正确可靠。 相似文献
12.
设计了一款面向嵌入式控制领域的16位堆栈处理器,该处理器包含两个堆栈:执行数学表达式的数据堆栈和支持子程序调用的返回堆栈,其指令集含35条堆栈指令.详细给出了该堆栈处理器的体系结构及设计方法;不仅采用简单有效的指令编码方式缩小了代码体积,同时给出了单周期操作多个堆栈元素的解决方法.该处理器采用FPGA实现,在XC5VLX110T芯片上的运行时钟频率最高达到146.7MHz.最后给出了设计的软件仿真与硬件综合结果. 相似文献
13.
设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。 相似文献
14.
一种通用雷达信号处理机的设计 总被引:1,自引:0,他引:1
在基于VME总线或CPCI总线的雷达信号处理机中,板与板之间的数据传输速率受限于总线的速率。针对现有的雷达信号处理机板间的数据传输速率较低的问题,本文提出了一种新的设计方法,即采用DSP和FPGA相结合的设计方法,利用FPGA提供的高速串行收发通道进行板间的数据传输,使板间的数据传输速率获得大幅度的提升,同时也有效地改善了板内DSP间的数据传输问题。 相似文献
15.
16.
17.
阐述了数字设备模块化设计需要考虑的因素,介绍了应用超大规模可编程集成电路FP GA将过去采用多机箱、多印制板设计的信号测量处理设备集成为单板模块的设计实现方法。应用该方法实现的信号测量处理器具有多功能集成和硬件可重编程的特点,且有多种类型接口,可以广泛推广应用。 相似文献
18.
针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构,由激励产生模块、信号处理模块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯片取代,有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D/A、A/D输入/输出串并转换的功能,首先用硬件描述语言(HDL)设计并仿真,然后下载、配置到FPGA中,调试完成后进行实验,通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了系统功能的正确性。闭环结构的采用提高了系统信号梯度线性度,与模拟系统相比,基于数字逻辑的设计温度性能更稳定,更易于小型化,可移植性更强。 相似文献