微波退火对高k/金属栅中缺陷的修复

研究了微波退火(MWA)对高k/金属栅中缺陷的修复作用。在频率为1和100 kHz下,对所有Mo/HfO2/Si(100)金属-绝缘体-半导体(MIS)结构样品进行C-V特性测试。通过在频率为100 kHz下测量的C-V特性曲线提取出平带电压与电压滞回窗口,从而估算出高k/金属栅中固定电荷密度和电荷陷阱密度,并用Terman方法计算出快界面态密度。通过研究在频率为1 kHz下测量的C-V特性曲线扭结,定性描述高k/金属栅中的慢界面态密度。结果表明,微波退火后,固定电荷、电荷陷阱、快界面态和慢界面态得到一定程度的修复。此外,和快速热退火相比,在相似的热预算下,微波退火可修复高k/金属栅中更多的固定电荷、慢界面态和电荷陷阱。但对于快界面态的修复,微波退火没有明显的优势。     

MOS电容微分量的频率特性——确定Si/SiO_2界面态密度分布及俘获截面的一种新方法

本文用单一能级界面态模型和均匀连续分布界面态模型研究了MOS电容微分量((de)/dv)与频率ω的关系,得到了归一化的(1-e/c_i)~3d/dV(e/ci)-V及(1-e/c_i)~(-3)d/dV(e/c_i)-ω解析式;用非均匀分布模型研究了界面电荷随机涨落的影响,并且,数字计算了相应的曲线.(1-e/c_i)~(-3)d/dV(e/c_i)-ω曲线是具有峰值的谱线,其峰值、峰位分别与界面态密度及发射时间常数相关.此谱线的峰值、峰位与 MOS栅压的关系对应界面态密度及发射时间常数的能量分布.这种方法与电导技术类似,具有可以同时得到态密度及俘获截面数据的优点.实验结果与理论计算结果相符合.     

氧化后退火技术对SiO2/4H-SiC界面态密度的影响

采用等离子体增强化学气相沉积(PECVD)低温处理和高温快速退火的技术,研究了退火条件对SiO2/4H-SiC界面态密度的影响.在n型4H-SiC外延片上高温干氧氧化50 nm厚的SiO2层并经N2原位退火,随后在PECVD炉中对样品进行350℃退火气氛为PH3,N2O,H2和N2的后退火处理,之后进行高温快速退火,最后制备Al电极4H-SiC MOS电容.I-V和C-V测试结果表明,各样品的氧化层击穿场强均大于9 MV/cm,PH3处理可以降低界面有效负电荷和近界面氧化层陷阱电荷,但PH3处理样品的界面态密度比N2O处理的结果要高.经N2O氛围PECVD后退火样品在距离导带0.2和0.4 eV处的界面态密度分别约为1.7× 1012和4×1011eV-1·cm-2,有望用于SiC MOSFET器件的栅氧处理.     

SiO2/4H-SiC界面氮化退火

通过1 300℃高温干氧热氧化法在n型4H-SiC外延片上生长了厚度为60 nm的SiO2栅氧化层.为了开发适合于生长低界面态密度和高沟道载流子迁移率的SiC MOSFET器件产品的栅极氧化层退火条件,研究了不同退火条件下的SiO2/SiC界面电学特性参数.制作了MOS电容和横向MOSFET器件,通过表征SiO2栅氧化层C-V特性和MOSFET器件I-V特性,提取平带电压、C-V磁滞电压、SiO2/SiC界面态密度和载流子沟道迁移率等电学参数.实验结果表明,干氧氧化形成SiO2栅氧化层后,在1 300℃通入N2退火30 min,随后在相同温度下进行NO退火120 min,为最佳栅极氧化层退火条件,此时,SiO2/SiC界面态密度能够降低至2.07×1012 cm-2·eV-1@0.2 eV,SiC MOSFET沟道载流子迁移率达到17 cm2·V-1·s-1.     

SOS晶体管中γ射线辐照损伤退火的温度关系

本文研究了n沟SOS晶体管中γ射线辐照损伤无偏置退火的温度关系。研究发现,当辐照产生的氧化层俘获电荷多于界面态电荷时,等温退火会导致界面态电荷增加。界面态电荷是氧化层俘获电荷转变成界面态电荷造成的。阈值电压退火的速率限制阶段便是这一转变阶段。在辐照明显引起界面态电荷时,辐照引起的界面态电荷在高温下退火会立即消除,但也发现了氧化层俘获电荷向界面态电荷转变这一现象。因此,高温下界面态退火的特性就变得复杂起来。辐照之后阈值电压的不稳定性归固于界面态的增减。     

氧氩流量比对高介电薄膜Ta_2O_5电学性能的影响

利用反应溅射的方法沉积Ta2O5高介电薄膜,研究了溅射过程中氧气与氩气的体积流量比Ψ(O2:Ar)对薄膜电学性能的影响。结果表明,制备的薄膜退火后为多晶态四方结构的β-Ta2O5。随着Ψ(O2:Ar)的增大,薄膜的沉积速率逐渐减小,积累电容逐渐增大,等效氧化层厚度逐渐减小,平带电容增大,氧化层中可动离子电荷密度逐渐减小。当Ψ(O2:Ar)=6:5时,所沉积Ta2O5薄膜的相对介电常数r最大,为38.32;当Ψ(O2:Ar)=2:5时,漏电流密度最小,仅为7.7×10–7A/cm2。     

不同温度退火的HfTiON栅介质MOS电容电特性研究

在N2/O2气氛中,使用Ti、Hf靶共反应溅射在衬底Si上淀积一种新型栅介质材料HfTiON,随后分别在N2气氛中600°C和800°C退火2min。电容电压(C-V)特性和栅极漏电流特性测试结果表明,800°C快速热退火(RTA)样品表现出更低的界面态密度、更低的氧化物电荷密度和更好的器件可靠性,这是由于在800°C下的RTA能有效地消除溅射生长过程中导致的损伤,形成高质量、高可靠性的介质/Si界面。     

薄二氧化硅MOS电容电离辐射陷阱电荷研究

采用高频C-V曲线方法,研究了50nm及15nm MOS电容电离辐射空穴陷阱及界面态的建立过程.二种样品电离辐射空穴陷阱电荷密度在1×103Gy(Si)剂量下近乎相同,而在大于3×103Gy(Si)剂量下,50nm MOS电容的电荷密度约为15nm MOS电容的2倍.利用电离辐射后的隧道退火效应,计算出二种样品电离辐射陷阱电荷在Si-SiO2界面附近分布的距离均约为4nm.     

基于不同测量手段的纳米晶器件的存储特性

对纳米晶器件,尤其是MOS电容进行了横截面TEM分析和不同条件下的电学特性(C-V特性)测量,包括 /-BT分析. 揭示了系统的纳米晶存储物理机制,例如电荷俘获、界面态填充和温度特性. 研究结果表明,高温、大电压摆幅和偏置情况下,器件编程窗口的恶化和阈值电压的漂移与多数载流子的种类有关.     

退火处理对锑化铟MIS器件C-V特性的影响

采用原子层沉积技术制备Al2O3薄膜作为InSb材料介电层,制备了MIS器件,研究了金属化后不同退火温度对界面特性的影响.利用C-V测试表征了MIS(metal-insulator-semiconductor)器件的界面特性,结果表明Al2O3介电层引入了表面固定正电荷,200℃和300℃退火处理可有效减小慢界面态密度...     

钝化处理对Al2O3/InP MOS电容界面特性的影响

制备了Al/Al_2O_3/InP金属氧化物半导体(MOS)电容,分别采用氮等离子体钝化工艺和硫钝化工艺处理InP表面。研究了在150、200和300 K温度下样品的界面特性和漏电特性。实验结果表明,硫钝化工艺能够有效地降低快界面态,在150 K下测试得到最小界面态密度为1.6×10¹⁰ cm^-2·eV^-1。与硫钝化工艺对比,随测试温度升高,氮等离子体钝化工艺可以有效减少边界陷阱,边界陷阱密度从1.1×10¹² cm^-2·V^-1降低至5.9×10¹¹ cm^-2·V^-1,同时减少了陷阱辅助隧穿电流。氮等离子体钝化工艺和硫钝化工艺分别在降低边界陷阱和快界面态方面有一定优势,为改善器件界面的可靠性提供了依据。     

Improved interface quality and charge-trapping characteristics of MOSFETs with high-/spl kappa/ gate dielectric

The effects of high-pressure annealing on interface properties and charge trapping of nMOSFET with high-/spl kappa/ dielectric were investigated. Comparing with conventional forming gas (H/sub 2//Ar=4%/96%) annealed sample, nMOSFET sample annealed in high-pressure (5-20 atm), pure H/sub 2/ ambient at 400/spl deg/C shows 10%-15% improvements in linear drain current (I/sub d/) and maximum transconductance (g/sub m,max/). Interface trap density and charge trapping properties were characterized with charge pumping measurements and "single pulsed" I/sub d/-V/sub g/ measurements where reduced interface state density and improved charge trapping characteristics were observed after high pressure annealing. These results indicate that high pressure pure hydrogen annealing can be a crucial process for future high-/spl kappa/ gate dielectric applications.     

Improvement of electrical and reliability properties of tantalum pentoxide by high-density plasma (HDP) annealing in N/sub 2/O

This study aims to improve the electrical characteristics and reliability of low-pressure chemical vapor deposited (LPCVD) tantalum pentoxide (Ta/sub 2/O/sub 5/) films by a new post-deposition annealing technique using high-density plasma (HDP). Experimental results indicate that excited oxygen atoms generated by N/sub 2/O decomposition from HDP annealing can effectively reduce the carbon and hydrogen impurity concentrations and repair the oxygen vacancies in the as-deposited CVD Ta/sub 2/O/sub 5/ film, thereby resulting in a remarkable reduction of the film's leakage current. Two other post-deposition annealing conditions are compared: HDP O/sub 2/ annealing and conventional plasma O/sub 2/ annealing. The comparison reveals that HDP N/sub 2/O annealing has the lowest leakage current and superior time-dependent dielectric breakdown (TDDB) reliability.     

RF溅射制备Ta2O5薄膜及其电学性能的研究

高介电常数薄膜广泛应用于动态随机存储器中.本文主要采用反应溅射在Si基体上制备Ta2O5薄膜,研究了在25～100nm厚度范围内薄膜的电学性能.讨论了不同退火时间对Ta2O5薄膜结构和性能的影响,测量了退火后薄膜的漏电流,并计算出其介电常数.     

SiO_2/SiC界面的Wet-ROA改性机理研究

高温热氧化法在4H-SiC(0001)晶面上生成SiO2氧化膜,采用湿氧二次氧化(wet-ROA)工艺对样品进行处理,通过测量SiCMOS结构界面电学特性,发现wet-ROA工艺有助于降低界面态密度,改善SiO2/SiC界面电学特性。采用变角X射线光电子能谱(ADXPS)技术对SiO2/SiC界面过渡区进行分析,通过过渡区厚度计算和过渡区成分含量比较,发现湿氧二次氧化工艺可减小过渡区氧化膜厚度,降低过渡区成分含量,进而揭示了降低SiO2/SiC界面态密度,改善界面电学特性的微观机理。     

交联剂对PVP介质膜电学特性的影响

通过分析加入不同交联剂质量分数的PVP绝缘膜MIS结构的电学特性,研究了交联剂质量对PVP薄膜电学特性的影响。交联剂PMF和PVP均溶于PGMEA,PVP绝缘膜通过溶液旋涂法由交联剂质量分数分别为1%、3%、5%、7%的四种溶液制成,四种溶液PVP的质量分数均为5%。对C-V特性、V-t特性和I-V特性的分析表明,在PVP质量分数为5%的溶液中,加入质量分数为5%的交联剂,退火之后形成的PVP绝缘膜陷阱密度最低,漏电流最小,仅为2.9×10-8 A/cm2。通过对J-V特性曲线的线性拟合发现,PVP绝缘膜在低电场情况下漏电机理为P-F效应,在高电场情况下PVP绝缘膜漏电机理存在由肖特基发射至空间电荷限制电流效应的转化。     

Self-assembled patches in PtSi/n-Si (111) diodes

Using the effect of the temperature on the capacitance-voltage (C-V) and conductance-voltage (G/ω-V)characteristics of PtSi/n-Si (111) Schottky diodes the profile of apparent doping concentration (NDapp),the potential difference between the Fermi energy level and the bottom of the conduction band (Vn),apparent barrier height (ΦBapp),series resistance (Rs) and the interface state density Nss have been investigated.From the temperature dependence of (C-V) it was found that these parameters are non-uniformly changed with increasing temperature in a wide temperature range of 79-360 K.The voltage and temperature dependences of apparent carrier distribution we attributed to the existence of self-assembled patches similar the quantum wells,which formed due to the process of PtSi formation on semiconductor and the presence of hexagonal voids of Si (111).