基于线段树的高效内存管理算法及其空间优化

现有的内存管理的工作多集中在内存分配的效率上,实时性较好,但易产生内存碎片。为此,提出基于线段树的高效内存管理方法。该方法将内存地址空间划分为内存段,建立内存管理线段树,基于所建立的内存管理线段树,进行高效灵活的内存分配和回收管理,减少了内存碎片的产生。另外,针对线段树空间开销大的问题,提出了线段树空间优化的方法。实验结果表明,所提出的内存管理方法,具有效率高、产生的内存碎片少、内存管理空间开销小等优势。     

一种适用于嵌入式系统的动态内存管理技术

一种适用于嵌入式系统的动态内存管理技术———连续内存分配技术,它采用按请求空间的实际大小进行空间分配的方法,显著地提高了内存资源的利用率。     

Java环境下内存受限系统的研究

在Java应用的开发中内存受限的处理是一个技术难点。根据网络应用系统的特点，分析了Java系统的内存管理和运行机制，提出了一种通过减小类结构空间和生成对象空间的内存受限解决方案，并对其性能进行了分析和评测。     

一种自适应变长块内存池SVBSMP

针对高速网络处理应用对不定长海量数据的缓存要求,提出了一种高速内存池结构--自适应变长块内存池(SVBSMP)内存池.该内存池结构吸收了Apache内存池和固定块内存池技术特点,具有较快的分配和回收内存的速度以及较好的空间管理特点,特别适合高速海量IP包处理应用.性能实验表明,该内存池管理结构具有良好的时间和空间特性,运行速度较直接系统调用malloc/free有23%的分配速度提升,空间上较传统的定长内存块分配方式节省约52%的内存空间.     

Windows下堆内存管理机制研究

堆是用来存储动态数据的内存区域。通过堆函数,可以在进程的地址空间里创建私有堆,继而可以通过系统提供的一系列函数来管理堆中的内存。首先分析了堆的基本结构。然后通过对Windows堆中内存块的分配和释放进行深入分析。详细阐述堆内存的管理机制。     

嵌入式系统中内存管理中间件的研究与实现

通过对内存管理的分析,提出了一个基于嵌入式系统的内存管理的新方案。该方案解决了在嵌入式系统中对有限的内存资源进行统一分配,为上层频繁申请和释放内存块的应用设计了各自独立的内存区。这样,不仅提高了内存管理的效率,而且很大程度地保证了系统的健壮性,加快了对内存问题的定位和解决,让内存管理得到很好优化。     

内存数据库中空闲页面管理的方法研究

在内存数据库中数据存储的基本单位是页面,空闲页面管理的好坏,直接关系到系统性能的高低.在数据量大和数据组织形式多的情况下,表现尤其突出.针对内存数据库中空闲页面的两种管理方法:可用空间表和位示图法进行了详细的论述,描述了两种不同的数据结构,重点对空闲页面的管理策略进行了讨论,对不同系统选择数据库管理提供了有效的参考依据.     

在Windows中运行WPS6.0F的方法

Microsoft公司的Windows3.1V提供了运行多任务应用程序和16MB的XMS/EMS内存管理的能力,但因SPDOS6.0F需使用640～1024KB的内存和1024KB以上部分XMS扩展空间(由PS字库使用),且采用了286的保护方式(Protected Mode)编程,而Windows也采用了286保护方式运行,并接管微机系统的640KB以上所有的XMS/EMS内存空间,故从系统内存管理方式上说,SPDOS6.0F与Windows的内     

HPMR内存管理模块优化设计

HPMR系统是一个采用MapReduce模型的高性能计算软件支撑平台,它改进了MapReduce模型以适应高性能计算的需求。高效的HPMR系统内存管理模块是保证其效率的重要模块。HPMR系统中有两个角色,Master和Worker。Master负责从输入数据文件中读入数据块并分配给Workers。Worker负责接收master分配的数据块、管理map函数的输入输出模块的输入输出数据、管理reduce函数输入输出数据。目前的内存管理模块存在管理通信冗余、管理低效、数据处理并行不足等缺点。本文根据成熟的内存优化理论,重新设计了HPMR底层的数据管理机制,提出了基于内存池的内存管理。实验表明,新的内存管理模块是保证HPMR系统高效的必要条件。     

基于预测原理的嵌入式内存分配算法设计

针对嵌入式系统中内存管理存在的实时性与碎片率较大等问题,分别从时间和空间角度对其进行分析,采用基于预测分配和合并分配原理的预测合并分配机制.从时间上,利用预测线程预测下一次申请内存的大小,提前分配以减少系统等待内存创建的时间;将2次申请的内存块合并成一大块,以大块为申请单位申请内存块,以降低内存块被多次分割导致的内部碎片.μC/OS-Ⅱ平台对比实验结果表明,改进后的预测合并内存分配算法能有效从时间和内存碎片率方面提高系统的整体性能.     

主存数据库中针对小内存的优化

讨论了主存数据库中的存贮技术,在域存储结构的基础上提出了多索引的域存储结构,在保持了域存储结构的优点(数据冗余小,在每个字段上建有索引,按索引访问效率高)的同时,提供了更加灵活的便于查询的存储方式。此外,文章针对应用在嵌入式的领域的主存数据库的特点,提出了基于主动查询逻辑的完全流水线技术。     

基于代理的航天任务仿真资源库系统的设计与实现

以航天任务综合仿真系统为背景,设计实现基于代理的航天装备仿真资源库系统,并针对航天装备仿真资源分布性、多样性的特点,将多智能体系统(MAS)概念应用于航天装备仿真资源库系统以满足系统扩展性和资源重用性的要求,并就航天装备仿真资源库系统各代理的设计和实现进行了阐述.     

航天体系辅助决策仿真系统的功能设计与实现

为了提高航天体系规划论证的科学性,把规划论证过程划分为需求分析、体系结构设计、多方案选优、方案优化、作战评估、进度安排6个阶段,据此提出了航天体系辅助决策仿真系统应具备体系结构建模功能、体系结构分析功能、综合评价功能、作战仿真功能、阶段部署优化5种功能。设计了支撑层、建模仿真层、任务层三层结构的仿真系统总体框架,给出了各仿真模块的实现方式。航天体系辅助决策仿真系统具有功能系统完善、结构简单、实用性强等特点,较好地满足了航天体系规划论证的需要。     

空间预警信息处理仿真系统研究

针对空间预警信息处理关键技术研究的需求,以美国SBIRS—High为参照,建立空间预警信息处理仿真系统。该系统为空间预警信息处理技术的研究提供仿真平台,可对预警系统作战过程进行演示和对系统性能以及信息处理算法性能进行评估。文中首先描述了仿真系统的设计与实现思路,重点介绍了系统的软、硬件平台以及系统的仿真流程。然后采用模块化建模的方法将系统模型分为场景生成模型、信息处理模型和性能评估模型,并分别对之作了详细的介绍。     

Selective caching: a persistent memory approach for multi-dimensional index structures

Distributed and Parallel Databases - After the introduction of Persistent Memory in the form of Intel’s Optane DC Persistent Memory on the market in 2019, it has found its way into manifold...     

FLASH电子盘硬件设计

本文详细地介绍了ＦＬＡＳＨ ＭＥＭＯＲＹ芯片的特性和使用方法,提出了一种采用ＦＬＡＳＨ ＭＥＭＯＲＹ芯片来构成存储器系统的设计方案,由于本系统利用ＦＬＡＳＨ ＭＥＭＯＲＹ芯片的可能在线编程,快读／写,在掉电情况下的非易失性等许多优异的特点和采用较少的元器件,所以与一般的磁盘存储器相比,它具有结构简单,速度快,低功耗,抗震动等优点,也比一般的电子盘的容量大很多。     

实时数据库系统的内存数据库组织与故障恢复

本文给出一种在内存数据库中能有效节约内存空间的数据组织结构--内存数据库图(MMDBG),然后给出MMDBG的物理组织形式.并重点讨论了基于MMDBG的事务恢复和系统恢复算法,在最大程度上提高系统的响应时间和支持实时事务.     

基于GPS无线定位/GSM短信收发的空间信息查询系统

空间信息查询系统集GPS、GIS和GSM通信于一体,实现移动用户定位和空间信息查询等系统功能。本文主要侧重于介绍移动用户终端软、硬件方面的功能实现。硬件方面,利用单片机完成系统控制,通过串口扩展芯片连接GPS全球定位、GSM移动通信,以及LCD汉显三个模块。软件方面主要实现地理信息的实时处理,信息的人性化显示以及与短信服务中心的通信。     

基于VCS的固存坏块仿真系统设计与应用

NAND Flash固态存储器(固存)广泛应用于航天工程,受限于微电子特性及制造工艺,固存在出厂及使用过程中均会产生坏块,通常由固存控制FPGA(现场可编程门阵列)来管理并标记坏块_]。为保证固存控制FPGA对坏块管理的正确性、健壮性,必须对其进行严格验证。提出了基于VCS的固存坏块仿真验证系统,为固存控制FPGA提供了所需的外围接口,特别是提供了固存坏块反馈机制,令固存坏块产生时机受控;实时向FPGA反馈固存读写过程及产生的坏块信息;将坏块表建立、维护和固存响应过程记录到数据文件;实现了坏块分布的可配置性和仿真系统的闭环性、可记录性。仿真系统可有效发现坏块管理的设计缺陷,进而优化设计,提高航天固存产品可靠性。     

一种能有效降低Memory BIST功耗的方法

随着系统芯片(SoC)上存储器比重的日趋增加和Memory BIST(memory built-inself-test)的广泛应用,对较低测试功耗的嵌入式Memory BIST的设计要求越来越高,因为测试功耗一般为系统正常工作时的两倍多,而过高的功耗会烧毁电路和降低芯片成品率.通过采用按时钟域划分存储器组和串并结合的方法来降低Memory BIST的测试功耗.实验仿真结果表明,用该方法所得的最大功耗只有传统方法的1/14,可见该方法能有效降低测试时的能量损耗.