数字阵列雷达数字下变频器ASIC芯片设计

数字下变频器主要是实现数字中频／射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T／R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计（NCO／CIC滤波器／HB滤波器／FIR滤波器）,给出了基于VerilogHDI。语言设计的综合与仿真结果,以及基于SMIC0．18μm库的综合结果。     

雷达数字化收发系统芯片设计与实现

在数字阵列雷达系统发展过程中,数字T/R组件设计一直是研究的重点。传统的数字T/R组件设计方法大都是微波和数字独立设计,无法进一步提高雷达系统集成度。针对这一问题,论述了一种基于微系统封装技术的雷达数字T/R组件设计方法,在自主设计的微波及数字芯片基础上,通过仿真建模分析,将低噪声接收、收发变频、模数/数模转换、数字下变频,以及直接数字频率合成等功能集成在一个系统封装上,形成了一个单片雷达数字化收发系统芯片。经测试,该雷达数字化收发系统芯片性能指标满足数字阵列雷达系统要求,研究成果已在某数字阵列雷达试验系统中成功应用。     

DAM中多通道数字收发的设计与实现

论述了多通道数字收发电路的设计方法与实现方案.详细介绍了以大容量FPGA为核心,基于高速DDS的多通道中频波形产生与基于多相滤波的多通道中频数字接收的工作原理.可实现最高采样频率为250 MS/s的八通道全数字同步接收,最高采样频率500 MS/s的八通道全数字波形同步产生,以及数据率为2.5 Gbit/s的高速数据实时传输.给出了数字接收与数字发射的测试结果,满足系统指标要求,电路实现简单、使用灵活,在数字阵列雷达中具有很好的通用性.     

相控阵雷达多通道数字收发电路的设计

相控阵雷达的收发分系统多采用全数字阵列体制,收发分系统以数字阵列模块为核心,以搭积木的方式构筑雷达的有源天线阵面,每个阵列单元均包含完整的数字化收发通道。针对这种技术需求,提出了一种应用于相控阵雷达数字阵列模块(DAM)内多通道数字收发的电路设计,分别从数字收发系统及数字收发电路的工作原理、器件选择、电路设计等方面进行了详细阐述,重点在高速PCB数模混合电路设计电磁兼容方面分享了工程实践经验,最后提供了主要指标测试结果。     

多通道高速数字收发设计

雷达系统小型化的发展趋势要求收发分系统不断提高集成度以减小设备体积。文中介绍了一种多通道高速数字收发模块的设计方法,在一个模块上同时实现16通道射频波形产生和16通道中频采集功能。波形产生基于数字直接合成方式,工作频率1.6 GHz,可直接输出射频波形,波形控制参数可通过光纤接口调节。中频采样使用多通道模数转换器芯片实现,阻抗匹配电路保证了模数转换的性能。测试表明:模块性能指标满足系统使用需求,且已成功应用于某雷达系统中。     

一种新的数字阵列雷达接收机技术

高速ADC和先进DSP器件的进展使数字波束形成智能天线的实现成为现实。在传统的M单元天线阵系统中,每一单元都有各自的接收通道和ADC,设备量大。文中提出了一种适合于多通道数字阵列雷达接收系统的新型数字接收机结构,其主要思想是基于多个不同信号的带通采样原理实现数字阵列雷达接收机,新接收机结构使IF接收通道和基带采样ADC显著减少,功耗大大降低。阐述了数字阵列接收的数据模型和工作原理,分析了多信号带通采样信号频率和采样率的关系,给出了采样率选取的约束条件。新接收机在降低设备量的同时,还减小了接收系统通道间幅一相不一致性失真。     

数字阵列雷达目标模拟器设计

基于数字阵列雷达目标回波的特点,构建了在线目标模拟器。通过实时计算,实现对不同运动轨迹的多批目标以及目标环境的模拟,可加快系统调试以及系统功能验证。     

数字阵列雷达及其进展

数字阵列雷达是一种接收和发射波束都以数字方式实现的全数字相控阵雷达。由于数字处理所具有的灵活性,数字阵列雷达拥有许多传统相控阵雷达所无法比拟的优越性。本文对数字阵列雷达及其研究进展进行了评述,主要介绍数字阵列雷达的基本原理、关键技术、研究进展,并对数字阵列雷达的应用前景进行了分析,提出了数字阵列雷达发展应考虑的一些问题。     

多通道一体化数字收发电路设计

一体化数字收发电路是数字阵列雷达的关键部件之一,本文讨论了一种一体化数字收发电路的设计方法,以高性能FPGA为核心,结合多通道ADC和多通道DDS,在一块电路板上集成了16个独立的数字接收机和数字波形产生器。电路可实现大带宽、多载波信号接收和多调制形式波形产生功能,同时采用光纤数据传输技术实现了数字回波信号和波形控制参数的实时传输。     

数字阵列雷达信号模拟系统的设计

本文描述了一种数字阵列雷达信号模拟系统设备的实现方法,该模拟系统具有数字阵列雷达回波信号(目标、干扰、杂波等)模拟数据的产生和实时输出能力。通过各类目标、干扰、杂波模型的建模,描述了数字阵列雷达信号模拟系统的原理和实现方法,并给除了相对通用的硬件实现方案。该系统可以通过各类雷达等参数的调整和硬件规模的扩展,能够适应不同频段、 不同阵列规模数字阵列雷达的模拟。     

数字阵列雷达述评

数字阵列雷达是一种接收和发射波束都采用数字波束形成技术的全数字阵列扫描雷达。由于收发波束形成均以数字方式实现，因而它有较好的数字处理灵活性，拥有许多传统相控阵雷达所没有的优良性能。本文对数字阵列雷达进行了综述，主要介绍数字阵列雷达的基本概念、关键技术、研究进展、潜在的应用以及未来的发展趋势。     

DDS在数字阵列雷达中的应用

介绍了直接数字合成技术（DDS）的工作原理,分析了其结构组成、特点和影响其性能的主要参数;并针对其特点讨论了它在数字阵列雷达中的应用,讨论了一种以DDS单元为核心的相控阵数字阵列模块实现方案,以及该设计方案的特点;在此基础上重点对数字阵列模块的DDS单元电路进行了设计;由于直接数字合成技术具有分辨率高、转换速度快、波形捷变方便等优点,使数字阵列雷达的整体性能得到了显著提高,最后给出了数字阵列模块的实验结果。     

米波段数字阵列雷达的设计

米波段数字阵列雷达（DAR）设计具有与微波频段不同的特点,主要表现在极化选择对雷达威力和测高精度的影响,多径效应明显带来的超分辨测角技术在米波段低仰角测高中的应用,以及采用发射射频DDS技术和接收射频数字化技术的米波段数字阵列模块（DAM）的设计等方面,另外大容量数据的实时传输也是数字阵列雷达必须解决的难题之一。文中对米波段DAR设计中面临的几个问题进行了讨论,并结合仿真结果和工程实践给出了建设性建议。     

数字阵列雷达多功能信号模拟器设计

基于数字阵列雷达的特点,提出了一种具备产生多目标、杂波以及干扰等功能的通用信号模拟器设计方案,该方案介绍了模拟器的功能组成、工作原理、工作流程以及系统模型等,在模拟雷达目标的同时,具备叠加模拟大气、杂波和干扰等环境参数的功能。该方案为数字阵列雷达系统调试、性能验证以及模拟训练等提供了有效解决手段。     

一种收发全数字阵列雷达实时信号处理机

分析了两级DBF收发全数字阵列雷达的结构特点,并针对此类雷达提出了一种实时信号处理机设计方案。文中设计了硬件平台设计方法和实施方案,以及处理算法在该硬件平台上的映射方法和数据流映射方法;最后通过外场试验,验证该实时信号处理机的实际性能。该处理机系统具有可扩展、可重构的特点,可以很好地满足DBF收发全数字相控阵雷达的模块化、可扩展的任务需求。     

采用标准单元库和阵列方法的混合模拟／数字ASIC设计

用标准单元库和阵列方法进行混合电路的设计只有五、六年的历史。它们具有数字半定制芯片集成度高、速度快、功耗低的优点。但由于精度差、分辨率低,混合模拟数字电路的使用受到了限制。最近,由于先进的工艺技术和设计手段的出现,使得高性能混合模拟/数字ASIC成为可能,并将成为今后集成电路的主要方向之一。本文从单元库的建立、阵列结构、性能模拟诸方面综述了混合模拟/数字ASIC的设计进展。     

数字阵列雷达的发展与构想

雷达阵列技术的不断进步促进了数字阵列雷达的诞生与发展。对数字化雷达演进及其发展进行了评述,详细分析了数字阵列雷达的系统结构、典型特点、性能优势、演进过程和发展现状。最后,提出了数字阵列雷达未来发展的构架。未来数字阵列雷达将由高度集成的微波子系统加高性能的运算处理平台组成。随着技术的不断进步,未来数字阵列雷达必将朝着通用、灵活、高性能、低成本方向快速发展。     

数字阵列雷达用电源模块的研究与实现

针对数字阵列雷达中的关键部件数字阵列模块（DAM）提出分布式供电方案,分析了DAM用电源模块的设计难点,针对DAM用电源模块的关键技术—补偿环路设计、脉冲调制输出技术和电磁兼容设计进行了详细讨论,给出了变换器的传递函数、补偿网络的选择和零极点配置方法以及储能解耦电容的设计依据,模块实验结果完全达到设计要求,充分证明了设计方法的正确性。为了实现小体积和良好的散热能力,文中介绍了模块的结构工艺和热设计。模块批量生产结果稳定可靠,证明了技术方案的有效性。     

收发分置相控阵雷达直达波抑制技术

分析了收发分置数字阵列相控阵雷达中直达波问题,研究了收发分置数字阵列相控阵雷达中直达波抑制方法,根据收发分置数字阵列相控阵雷达的工作方式、信号处理流程等特点以及雷达的实际应用,可采用收发隔离、数字波束形成零点抑制、异频滤波、自适应对消及脉冲压缩增益6个环节进行直达波抑制,理论分析和仿真结果表明所给出的直达波抑制方法能有效解决收发分置数字阵列相控阵雷达直达波干扰问题。     

一种宽带阵列数字下变频与均衡器一体化设计

从基本FIR均衡器的原理出发,讨论了不同系统采样率对均衡性能的影响。为适应宽带阵列中高速信号处理的要求,讨论一种经典的数字下变频和均衡器的设计方法。该方法虽然实现简单,但没有充分考虑采样率对均衡器设计的影响,需要大量的乘法资源。为了在保证均衡性能的同时降低系统对乘法资源的消耗,提出了一种数字下变频与均衡器的一体化设计方法。与传统方法相比,所提方法在阵列通道个数较大时能明显降低对乘法资源的损耗。通过仿真和实测数据分析,验证了所提方法的正确性。