一种双处理器间通信方案的研究与设计

目前,在SOC系统设计中存在着多处理器通信问题。传统的通信方式一般只适用于处理器功能相同的情况。文中提出了一种新的双处理器通信方案,适合一个处理器运行操作系统,而另一个处理器不运行操作系统的情况。通过对系统的需求进行分析,理解双处理器之间的通信内容,使用VerilogHDL实现定制的IP核。处理器都可对IP核进行读写,设置相应的标志位,使双处理器能相互通信。在系统中,存在两个相同的IP核,不仅提高了通信的速度,而且提高了通信的效率,使两个处理器都能很好的工作。     

一种双处理器间通信方案的研究与设计

目前,在SOC系统设计中存在着多处理器通信问题。传统的通信方式一般只适用于处理器功能相同的情况。本文提出了一种新的双处理器通信方案,适合一个处理器运行操作系统,而另一个处理器不运行操作系统的情况。通过对系统的需求进行分析,理解双处理器之间的通信内容,使用Verilog HDL实现定制的IP核。处理器都可对IP核进行读写,设置相应的标志位,使双处理器能相互通信。在系统中,存在两个相同的IP核,不仅提高了通信的速度,而且提高了通信的效率,使两个处理器都能很好的工作。     

DSP与PC机间的DMA通信接口设计

文章介绍了应用于电器试验高速数据采集的以DSP（数字信号处理器）为核心的高速数据采集系统。研究了DSP与PC机之间的通信方式 ，对采用DSP（直接存储器存取）通信方式的数据传输接口电路进行了重点讨论，对所涉及的主要硬件及软件技术进行了详细说明。     

TMS320C6678多核DSP的核间通信方法

嵌入式应用中采用多处理系统所面临的主要难题是多处理器内核之间的通信。对Key-Stone架构TMS320C6678处理器的多核间通信机制进行研究,利用处理器间中断和核间通信寄存器,设计并实现了多核之间的通信。从系统的角度出发,设计与仿真了两种多核通信拓扑结构,并分析对比了性能。对设计多核DSP处理器的核间通信有一定的指导价值。     

基于Rabbit 2000的Socket网络编程

介绍了Rabbit2000微处理器和Dynamic C开发系统的优点，并对基于RCM2200模块开发的交换式以太网测控系统进行了说明。分析了使用阻塞型函数实现通信的方式和使用非阻塞型函数实现通信的方式，并给出了两种编程方式的主要流程，结合实际通信控制系统给出了使用阻塞型函数实现通信的仿真结果。     

DSP与DSP之间的通信

虽然数字信号处理器DSP的功能日益强大,但在很多的场合仍需要多个DSP串行工作或并行工作.DSP之间可以有串行,并行和混合3种类型的通信方式.多个DSP串行工作的方式比较简单,在系统中应用比较广泛.多个DSP并行工作方式的性能非常强大,但是由于控制比较复杂,并不常用.重点介绍了应用比较广泛的串行工作方式中的串口通信和双口RAM通信.     

双MicroBlaze软核处理器的SOPC系统设计

设计了一款基于双MicroBlaze软核处理器、面向嵌入式领域的SOPC系统,在信息处理繁忙的情况下,实现两软核处理器之间的同步、通信和中断功能,提高信息吞吐率和系统灵活性,降低设备尺寸。两处理器之间通过Mutex模块实现同步功能,通过Mailbox模块实现通信和中断功能,通过共享BRAM模块实现大块通信功能,并进行了有效的功能验证。该SOPC系统在XUPV5－LX110T开发板上得到验证。测试结果表明,两软核处理器之间有效地实现了同步,通信和中断功能,达到了预期的效果,验证了方案的有效性。     

STRS系统异构处理器通信中间件的设计与实现

针对空间通信无线电系统（STRS）异构处理器间通信存在的实时性不高、冗余度较大、无法故障恢复等问题，将分布式数据分发服务（DDS）中间件技术引入到STRS架构中，实现STRS异构处理器波形应用组件之间基于发布/订阅模式的通信中间件。在完全兼容STRS标准规范的前提下，有效地提高了基于STRS的通信系统消息传递的实时性，降低了系统的复杂度和冗余度，提高了开发效率，节省了系统的开发和维护成本，实现了全局和局部模块的动态重构。     

基于ARM的HDLC协议通信控制器设计与实现

笔者采用ST公司ARM处理器STM32F103RCT6处理器,通过软件方式实现了使用高级数据链路控制(HDLC)协议封装的雷达数据报文在异步串口、以太网、USB等多种接口之间的数据双向传输。该控制器的硬件成本低、接口丰富、使用灵活,能够满足民航空管系统雷达信号的通信需求。     

基于Petri网的分布式实时嵌入式系统调度的建模

提出了一种基于资源的时间Petri网模型,以便建模分布式实时嵌入式系统中的静态调度,分析系统性能。该模型将处理器资源和通信资源,以及相应的优先级附着到变迁上,从而建模以下的分布式实时嵌入式系统：在单处理器上采用基于固定优先级的抢先式调度,处理器之间的通信采用基于固定优先级的不可抢先式调度。最后分析了该模型的语义、性质以及状态类图的构造方法。     

一种适用于工程模拟器的新型并行存储网络

介绍了共享存储网络的原理和优点，揭示了其在直升机工程模拟器应用中暴露出的串行传输等缺陷。为了解决应用中的问题，提出了一种适合于消息传递通信模式的并行存储网络。方法是在模拟器的中心节点中安装2块基于4端口快速静态存储器的并行存储网卡，这样可以实现中心节点和分系统的点对点并行通信，从而提高它们之间交换数据的聚集带宽到共享存储网络的6倍，最大限度地减小消息延时，从而增强模拟器的性能。     

一种改进的共享存储通信机制

在操作系统的设计和实现中,并享存在是一种普遍采用的进程通信机制。目前的实现中,大多是将共享存储区放于用户空间中,并随着程序运行的需要而动态的创建、附接、断接和撤消共享区,并对其进行换入／换出等操作。这些操作引入了较多的额外开销,影响了进程通信的效率。另一方面,在目前的实现中,对共享区中中空间的管理和使用缺乏灵活性。本文提出了一种使用核心中固定区域作为共享存储区来实现进程间通信的方法,并对共享区中空     

多色SSOR-PCG的MPI+OpenMP混合编程实现

针对对称逐步超松驰预处理共轭梯度（Symmetric Successive Over Relaxation Preconditioned Conjugate Gradient,SSOR-PCG）法并行化时每步迭代都要并行求解2个三角方程组的困难,采用多色排序技术提高并行度,基于MPI＋OpenMP混合编程模型开发适合于分布共享内存计算机的并行程序,通过测试选择有效的MPI通信函数,并给出3种避免共享数据竞争的措施,供不同规模问题和不同内存容量计算机情况选用．     

三维激光烧蚀流体界面不稳定性程序的并行化

在共享存储并行机和MPP并行机上,基于MPI(MessagePassingInterface)并行编程环境,本文研究三维激光烧蚀界而不稳定性程序(Lared-S)的并行实现.三维激光烧蚀的数值模拟采用分裂方法,其90％以上的计算负载存在于流体方程和热传导方程的求解(流体方程的求解采用分裂显格式,热传导方程的求解采用分裂隐格式).本文给出基于三维分裂格式的交替平面数据通信模式.分裂隐格式的求解转化为三对角方程组的求解,其并行实现采用块流水线并行算法.数值实验结果表明交替平面数据通信策略和块流水线并行算法是有效且可扩展的.在共享存储并行机上,应用64台处理机获得93％以上的并行效率;在MPP并行机上,应用128台处理机获得90％以上的并行效率.     

HPP controller: a system controller for high performance computing

This paper introduces the design of a hyper parallel processing (HPP) controller, which is a system controller used in heterogeneous high performance computing systems. It connects several heterogeneous processors via HyperTransport (HT) interfaces, a commercial Infiniband HCA card with PCI-express interface, and a customized global synchronization network with self-defined high-speed interface. To accelerate intra-node communication and synchronization, global address space is supported and some dedicated hardware is integrated in the HPP controller to enable intra-node memory and shared I/O resources. On the prototype system with the HPP controller, evaluation results show that the proposed design achieves high communication efficiency, and obvious acceleration to synchronization operations.     

PRAM programming: in theory and in practice

That the influence of the PRAM model is ubiquitous in parallel algorithm design is as clear as the fact that it is technologically infeasible for the forseeable future. The current generation of parallel hardware prominently features distributed memory and high‐performance interconnection networks—very much the antithesis of the shared memory required for the PRAM model. It has been shown that, in spite of communication costs, for some problems very fast parallel algorithms are available for distributed‐memory machines—from embarassingly parallel problems to sorting and numerical analysis. In contrast it is known that for other classes of problem PRAM‐style shared‐memory simulation on a distributed‐memory machine can, in theory, produce solutions of comparable performance to the best possible for such architectures. The Bulk Synchronous Parallel (BSP) model accurately represents most parallel machines—theoretical and actual—in an execution and cost model. We introduce a scalable portable PRAM realization appropriate for BSP computers and a methodology for usage. Our system is fast and built upon the familiar sequential C++ coupled with the new standard BSP library of parallel computation and communication primitives. It is portable to and predictable on a vast number of parallel computers including workstation clusters, a 256‐processor Cray T3D, an 8‐node IBM SP/2 and a 4‐node shared‐memory SGI Power Challenge machine. Our approach achieves simplicity of programming over direct‐mode BSP programming for reasonable overhead cost. We objectively compare optimized BSP and PRAM algorithms implemented with our C++ PRAM library and provide encouraging experimental results for our new style of programming. Copyright © 2000 John Wiley & Sons, Ltd.     

存储模型仿真器的设计与实现

存储一致性问题和高速缓存一致性问题是共享存储并行计算机中两个最关键的问题,通过仿真器对它们进行了量化研究,设计并实现了一个存储模型仿真器MMS．基于MMS仿真了不同并行机结构模型下多种存储一致性模型的行为;针对不同类型的计算问题比较了不同的存储一致性模型,并对实验结果进行了分析;实现了几个不同的高速缓存一致性协议,并比较了它们的性能．     

BJ—01并行计算机体系结构和硬件设计

BJ-01并行计算机系统是一个充分考虑混沌行为研究需要的通用并行计算机系统.它采用MIMD结构和主从式工作方式,其局部存储和共享存储分开,具有多层地址空间.处理机和共享存储模块由高速交叉开关网络连接,采用双向DMA为宿主机和并行处理机提供灵活的通信机制.BJ-01县有协调的系统性能,且具有可扩充性.     

Shared‐memory communication approaches for an MPI message‐passing library

This paper discusses several approaches to designing and implementing shared‐memory communication protocol modules for the message‐passing interface (MPI) libraries, colloquially called ‘shared‐memory devices’. The authors present a new taxonomy for classifying designs for shared‐memory MPI communication devices and formulate design evaluation criteria. Using these criteria, the authors compare three existing shared‐memory devices for MPICH and choose the best one. The authors also present experimental results that support their choice. The contributions of this paper are three‐fold. First, the authors present the taxonomy for shared‐memory communication devices. Second, they show advantages and potential problems of the devices that belong to different classes of their taxonomy using the formulated design criteria. Third, they analyze communication performance of existing MPICH shared‐memory devices, discuss optimizations of their performance, and show the performance gains that these optimizations yield. MPICH is used for comparison, since it is a widely used MPI implementation. Copyright © 2000 John Wiley & Sons, Ltd.