新型图形化SOI LDMOS结构的性能分析

提出一种图形化SOI LDMOSFET结构,埋氧层在器件沟道下方是断开的,只存在于源区和漏区.数值模拟结果表明,相对于无体连接的SOI器件,此结构的关态和开态击穿电压可分别提高57%和70%,跨导平滑,开态 I-V 曲线没有翘曲现象,器件温度低100K左右,同时此结构还具有低的泄漏电流和输出电容.沟道下方开硅窗口可明显抑制SOI器件的浮体效应和自加热效应.此结构具有提高SOI功率器件性能和稳定性的开发潜力.     

SOI LDMOS晶体管的自加热效应

与常规体硅器件相比,SOI器件由于其独特的结构,常常会产生较严重的自加热效应,影响器件的可靠性.文中阐述SOI LDMOS功率晶体管中的自加热现象,研究了自加热效应产生的机理,在不同的结构和工艺参数下自加热效应的研究进展,以及减弱自加热效应的方法.研究证明采用新材料,结构可对同加热效应起到有效抑制作用提高了件的可靠性.     

图形化SOI LDMOS跨导特性的研究

借助ISE软件,以调试后各参数性能优良的图形化SOI LDMOS器件为仿真平台,研究并分析了栅氧化层厚度,漂移区浓度,沟道浓度,SOI层厚度四个结构工艺参数对图形化SOI LDMOS跨导gm的影响.文章指出了对跨导gm有影响的因素,并为降低跨导应该进行的参数调节提供了参考.     

SOI LDMOS晶体管耐压结构的研究

SOI技术已经成功的应用到功率集成电路中,而击穿电压是功率器件一个重要的参数.本文对SOI LDMOS的击穿电压进行了分析,介绍了目前国内外几种典型的提高击穿电压的结构,较为详细的分析了RESURF原理的应用.     

新型图形化三埋层SOI LDMOS高压器件

提出了一种新型图形化三埋层SOI LDMOS高压器件结构,利用阶梯埋层和埋层1窗口将大量空穴束缚于埋层1和埋层2的上表面,提高了两者的纵向电场,并将器件的耐压从常规结构的470V提高到了805V。因为埋层2的厚度和介电常数对器件耐压无影响,所以埋层2可选取较薄且热导率较高的绝缘材料,埋层2采用热导率为40 W/(m·K)的绝缘介质比采用SiO2最高结温降低了12K。新型器件结构达到兼顾提高耐压和降低自热效应的效果。     

全耗尽SOI LDMOS击穿电压的分析

SOI技术已经成功地应用到功率集成电路中,击穿电压是功率器件一个重要的参数。文章分析了SOI LDMOS的击穿电压与漂移区掺杂浓度的关系,并计算了击穿电压。文中首先定义出漂移区临界掺杂浓度,然后分别给出了实际掺杂浓度高于和低于临界掺杂浓度的击穿电压计算公式。计算结果与文献中给出的数值相吻合,证明了模型的正确性。     

SOI技术的发展思路

对SOI技术的发展情况进行了概述。在此基础上,提出了新形势下SOI技术的发展思路。为了充分发挥SOI技术的优势,主要的思路是对影响器件稳定性的因素采取抑制方法、通过新结构和新材料的研究来应对硅基集成电路的固有弱点、通过关键技术攻关来应对SOI技术应用于射频及模拟和M/S电路时的物理模型问题、通过创新来推进SOI技术与新技术领域的融合。     

RESURF原理应用于SOI LDMOS晶体管

本文首次采用解析方法及二维计算机模拟讨论了ＲＥＳＵＲＦ原理应用于ＳＯＩＬＤＭＯＳ晶体管．研究表明：击穿电压随埋层ＳｉＯ２厚度增加而增加；击穿电压随Ｓｉ层厚度变化呈现Ｕ型曲线；当埋层ＳｉＯ２和Ｓｉ层厚度一定时，Ｓｉ层的杂质浓度存在一个临界值，在此浓度之下，可获得高的击穿电压．这个结论也适用于介质隔离的各种横向器件的击穿特性分析．     

SOI硅膜厚度对RESURF LDMOS参数的影响

对SOI LDMOS进行了建模,得到了器件各主要参数的最优值与SOI硅膜厚度的关系式.以此为基础用专业软件Medici和Tsuprem-4对器件进行了模拟,得到了最优漂移区浓度、最优击穿电压等参数随SOI硅膜厚度的变化曲线,这些结果对实际器件的设计以及工艺生产具有参考意义.     

SOI技术问题和BSIM3SOIv1.3模型参数特点

SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.3提出了新的模型参数解决方案。BSIMPDSPICE器件模型是基于物理意义的模型,是在体硅MOS器件模型工业标准(BSIM3V3)的基础上开发而成,BSIMPD针对SOI固有的浮体效应引起的动态特性,自加热和体接触提出相应的模型参数。     

抑制浮体效应的薄膜SOI LDMOS

A novel CMOS-compatible thin film SOI LDMOS with a novel body contact structure is proposed. It has a Si window and a P-body extended to the substrate through the Si window, thus, the P-body touches the PC region to form the body contact. Compared with the conventional floating body SOI LDMOS(FB SOI LDMOS) structure, the new structure increases the off-state BV by 54%, decreases the specific on resistance by 20%, improves the output characteristics significantly, and suppresses the self-heating effect. Furthermore, the advantages of the low leakage current and low output capacitance of SOI devices do not degrade.     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

一种用于高压防护的新型闩锁免疫LDMOS

横向双扩散MOSFET(LDMOS)由于其高击穿电压特性而被认为是适合在高压中应用的防止静电放电(ESD)现象的保护器件.在传统结构中,LDMOS的鲁棒性相对较差,这是器件自身固有的不均匀导通特性和Kirk效应导致的.可将可控硅整流器(SCR)嵌入到LDMOS结构(即NPN_LDMOS)中.然而,SCR固有的正反馈效应...     

一种新型D-RESURF埋栅SOI LDMOS

提出了一种新型D-RESURF埋栅SOI LDMOS (EGDR-SOI LDMOS)结构,其栅电极位于P-body区的下面,可以在扩展的埋栅电极处形成多数载流子的积累层;同时,采用Double- RESURF技术,在漂移区中引入两区的P降场层,有效降低了器件的比导通电阻,并提高了器件的击穿电压.采用二维数值仿真软件MEDICI,对器件的扩展栅电极、降场层进行了优化设计.结果表明,相对于普通SOI LDMOS,该结构的比导通电阻下降了78%,击穿电压上升了22%.     

非晶硅薄膜晶体管的热阻模型

基于能量方程、热流方程和边界条件,推导出了非晶硅薄膜晶体管的沟道热阻模型。采用该模型可准确预估器件有源层内的平均温度。在沟道热阻模型的基础上,考虑器件间场氧化层和金属互联线的影响,建立了非晶硅薄膜晶体管的二维热阻模型。采用该模型可描述器件有源层内温度的横向分布,并快速预估沟道内的最高结温。最后,将模型预测结果与器件模拟仿真结果进行了对比,两者拟合良好。     

漂移区覆盖高k薄膜的高压LDMOS器件优化设计

为了获得高耐压、低导通电阻的横向双扩散MOSFET(LDMOS)器件,综合利用高介电常数(高k)薄膜技术和场板技术,设计出一种漂移区表面采用"高k薄膜+氧化层+场板"结构的功率器件,有效降低了PN结弯角高电场和场板边缘峰值电场。使用器件仿真工具MEDICI进行验证,并分析高k薄膜厚度、氧化层厚度、高k薄膜相对介电常数以及栅场板长度对器件性能的影响,最终实现了耐压达到820V、比导通电阻降至13.24Ω.mm2且性能稳定的LDMOS器件。     

新型部分耗尽SOI器件体接触结构

提出了一种部分耗尽SOI MOSFET体接触结构,该方法利用局部SIMOX技术在晶体管的源、漏下方形成薄氧化层,采用源漏浅结扩散,形成体接触的侧面引出,适当加大了Si膜厚度来减小体引出电阻.利用ISE-TCAD三维器件模拟结果表明,该结构具有较小的体引出电阻和体寄生电容、体引出电阻随器件宽度的增加而减小、没有背栅效应.而且,该结构可以在不增加寄生电容为代价的前提下,通过适当的增加Si膜厚度的方法减小体引出电阻,从而更有效地抑制了浮体效应.     

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟

提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容.     

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟

提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容.