一种智能卡读写器的设计与实现

智能卡是一类具备较强的逻辑和数据处理能力的IC卡，目前在很多领域都有着非常广泛的应用。智能卡读写器则主要是为相关用户提供一个使用智能卡的功能平台，是智能卡应用和开发中的关键环节之一。介绍了一种智能卡读写器的设计和实现，提出了其硬件组成和相关软件协议方面的有关解决方案，详细分析了读写器与用户端之间的应用接口，并对其与COS端的命令接口进行了讨论。实践证明，读写器结构可靠、性能稳定，特别在通用性和批数据处理方面表现突出。     

集成电路智能卡—一种新型的信息处理工具

简单介绍了什么是智能卡，并回顾了智能卡产生的历史，着重讨论了智能卡的四大基本功能：信息存储，身份鉴别，数字签名和文电加密，在此基础上介绍了智能卡的一些主要应用，指出了未来智能卡的发展方向。     

一种在智能卡芯片中实现SHA-1算法的方法

SHA是由美国国家安全局(NSA)设计的安全杂凑算法.该算法主要应用在通讯完整性验证以及数字签名认证领域.以面积优化为目标,从系统设计入手到模块级设计,以具体设计为实例,在智能卡芯片中以较小的面积代价实现了SHA-1算法,对于类似的杂凑算法设计具有普遍的参考价值.     

一种基于智能卡的微型密钥恢复服务器的实现

利用密钥封装方式及智能卡技术实现了一个微型密钥恢复服务器的设计,达到了系统配置要求最低、成本低廉、安全可靠的设计目标,适合大多数小型应用场合.     

一种智能卡电性能可靠性的测试方法

随着智能卡以其自身高效、安全、便捷的特点在众多领域的应用,人们对其可靠性的要求也越来越高,因此有效的可靠性测试显得尤为重要。文章主要以接触式智能卡为例针对智能卡可靠性测试的一方面——电性能测试提出一种方便可行的测试方法。该方法在总结智能卡测试方法标准ISO/IEC10373的基础上,改进了相关测试项测试方法,根据实际情况补充了漏灌电流测试并详细说明其测试方法。根据测试需要设计了电性能全覆盖测试的程序,自动生成电性能测试报告。     

一种智能卡电性能可靠性的测试方法

随着智能卡以其自身高效、安全、便捷的特点在众多领域的应用,人们对其可靠性的要求也越来越高,因此有效的可靠性测试显得尤为重要.本文主要以接触式智能卡为例针对智能卡可靠性测试的一方面--电性能测试提出一种方便可行的测试方法.该方法在总结智能卡测试方法标准ISO/IEC10373的基础上,改进了相关测试项测试方法,根据实际情况补充了漏灌电流测试并详细说明其测试方法.根据测试需要设计了电性能全覆盖测试的程序,自动生成电性能测试报告.     

条件接收系统中智能卡的设计与实现

阐述了智能卡在CAS中的硬件设计与应用开发，并对其在CAS中的未来发展方向做了预测，融入了个人经验。     

一种多码率非接触式智能卡解码器设计

在0.18μm 2P4M CMOS工艺上实现了一种符合ISO/IEC 14443 TYPE A(2008)协议的多码率非接触式智能卡专用集成电路解码器。解码器通过两个同步计数器的状态组合恢复单位编码时钟,引进中间变量输出不归零码。采用上升沿触发计数器,优化凹槽容差性能,避免因凹槽信号导致的电源毛刺对数据的影响。测试结果表明,该解码器支持106 kb/s,212 kb/s,424 kb/s和848kb/s四种码率的改进Miller编码数据解码,对应不同码率均有高凹槽容差性能,满足非接触式智能卡性能要求。     

基于USB的网络智能卡的设计与实现

随着移动互联网、移动支付等新兴行业的快速发展,对作为安全我体的智能卡也提出了新的挑战。具备独立网络功能的智能卡的出现,使得智能卡具备了网络通信能力,将为智能卡开辟全新的应用领域,在安全支付领域发挥重要作用。本文针对具有USB高速接口的智能卡,提出了一整套网络智能卡解决方案,并在有限的硬件资源的智能卡上实现了完整的TCP／IP网络协议,性能良好.     

3G USIM卡中安全系统的设计实现

设计实现了一种智能卡的安全系统,由128 bit AES和1024 bit RSA构成,兼顾加密速度和通信安全.该系统在一款3G智能卡中应用,采用SMIC 0.18μm混合信号工艺实现.验证结果表明,AES和RSA具有较好的加密性能,与当前同类智能卡产品相比面积上有较大优化,能很好满足智能卡的安全业务要求.     

智能卡COS芯片层模块设计与测试方案研究

设计了智能卡操作系统底层驱动模块和FLASH读写模块,并提出针对这些模块函数的测试方案.首先介绍智能卡操作系统的基本概念和智能卡硬件的基本结构;然后以接触式智能卡为例,从芯片的硬件结构出发,提出COS操作系统通信和硬件模块以及操作系统的异常处理机制的设计方案,并提出一种操作系统底层的测试方案,即Testing COS.这里从COS性能的角度出发设计底层模块,并提出针对底层模块函数的测试方案.     

接触式智能卡读写器设计研究

在智能卡项目中,智能卡读写器发挥着重要作用,在项目开发过程中,会遇到智能卡读写方面的种种问题。本文就智能卡读写技术问题作一些探讨,所涉及到的程序作者全部在实际系统中编译通过。     

基于AMBA总线的智能卡控制器设计

通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述语言(verilog)实现。利用EDA工具VCS,Design Compiler对该控制器进行仿真、综合。设计采用Altera公司的FPGA进行验证,并采用SMIC 0.18μm工艺流片成功。在阐述该控制器设计原理的基础上,进行模块划分和具体设计,最后给出仿真、综合和FPGA验证结果。     

USIM卡的全面测试

就USIM相关的USIM／ME接口一致性测试、Cu接口USAT测试、USIM一致性测试从测试内容、测试依据规范以及测试所需仪表进行了相应介绍。     

基于PCI总线的多串口扩展卡设计

提供了一种4路串口转换PCI总线的设计方案。运用Altera公司的FPGA芯片EP2C35和UART串口扩展芯片ST16C654实现多路串口和PCI总线接口转换,并重点介绍了FPGA和PCI总线的设计要点以及驱动程序的开发。该扩展卡符合PCI 2．2规范,最高波特率可达921．6KB／s,可广泛应用于各类测试设备、工厂自动化、有线通信等领域。     

多功能互联网金融个人终端的研究与设计

与传统的磁卡相比,IC卡具有安全性高、存储量大、可扩展性强等优点,已经被广泛应用到了金融领域,银行卡从磁条向金融IC卡迁移是大势所趋.文中设计了一种基于安全芯片的多功能个人金融终端,通信采用USB-CCID协议,在终端内部能够完成金融交易用例,并可以支持符合ISO7816协议的行业IC卡读写,将能极大地提高用户的互联网支付及相关应用的安全性和便利性.     

高性能嵌入式UART IP核的设计

利用有限状态自动机理论[1]进行了可嵌入式UART的设计.支持AMBA 2.0 APB总线接口.采用了改进的异步FIFO,在提高传输速率的同时能够更加准确的判断出FIFO的空满状态.提出了一种新的小数分频的处理方法,操作简单,便于实现.设计通过了FPGA的仿真验证.嵌入到单板系统中,在UART时钟为12.5 M的情况下,实现了与ARM PSK系统中的UART以230 k以内的任意波特率的数据传输.试验结果证明了本设计的可行性.     

大容量USIM智能卡技术及应用

对新型大容量USIM智能卡进行了详细介绍和深入探讨.介绍了高速IC-USB机卡通道、集成NANDflash闪存芯片等大容量卡的关键技术.对比传统智能卡,新型大容量USIM智能卡具有更高传输速率、更大存储空间、数据安全存储等优点.探讨了大容量USIM卡配套的管理客户端及业务管理平台的架构及功能,分析了该技术可能造成的影响,并给出了对未来业务模式和应用场景的建议和规划.     

基于FPGA的UART IP核的设计实现

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件（UART专用芯片）实现。采用VerilogHDL语言,结合有限状态机的设计方法来实现UART的IP核,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠。