基于PowerPC的1553B总线设计

文章阐述一种实现了PowerPC微处理器硬核和1553B总线协议模块的无缝连接方法,替代了传统的设计方法,有利于系统信息融合,提高整机的可靠性和稳定性,降低功耗。系统易实现、升级和移植,具有很强的适应性和可扩展性。     

MIL-STD-1553B总线发送器IP核设计

为了开发具有自主产权的MIL-STD-1553B接口芯片,采用自顶向下的方法设计了一款专用的总线发送器IP核;通过自顶向下的方法完成系统设计与模块设计,使用VHDL语言书写发送器程序代码,以FPGA为平台对发送器进行了测试。结果表明,发送器的逻辑功能达到了设计要求,时序指标完全符合协议规范,实现了总线通信,具有消耗逻辑单元少的特点。     

1553B总线协议IP核设计与实现

介绍了自主知识产权的1553B总线IP核的系统结构、实现方法与容错设计.IP核使用Verilog语言设计,可在10万等效门以上的现场可编程逻辑芯片上实现.其他自行研制的1553B解决方案均建立在嵌入式处理器或DSP基础上,其协议芯片仅完成数据链路层功能.本IP核不但可进行数据链路层操作,而且一经配置即可完成大部分传输层工作,并具备内建自检测能力.在实验系统中可无缝替换Aeroflex/UTMC的UTl553B BCRTM商用芯片.     

1553B总线喷管测控系统数字化设计与实现

为满足喷管测控试验需要,提出了一种基于1553B总线的数字化测控系统设计方法,可用于对数字伺服机构进行控制,并提高了喷管的控制精度和稳定性。对喷管测控系统的硬件系统和软件系统设计分别进行了阐述,同时对所实现测控系统的性能进行了验证和测试。实际应用表明,所设计的喷管测控系统具有可靠性高、实时性和精确性好的特点。     

基于1553B总线协议IP核的设计

简单介绍了美国军用数据总线标准MIL-STD-1553B总线协议,给出了通过自顶向下和模块化设计方法,使用VHDL硬件描述语言设计其IP核过程.在充分研究和理解1553B总线协议和参考DDC公司用户手册的基础上设计完成了该总线通信系统中的主要部件BC和RT的设计(即总线控制器和远程终端),在实现这两大功能基础上对存储器管理和错误处理等进行了有效解决.最后通过时序仿真验证了该IP核设计的正确性.     

基于 BU-61580的1553B总线控制器 IP核的设计与实现

为了满足对1553B协议处理器的特定需求,设计了BU -61580总线控制器IP核。运用专用芯片设计思想,描述了总体设计思路,在FPGA上采用模块化的方法进行逐步设计。为降低出错的可能性,首先对各子模块分别做验证,最后对整体逻辑进行测试。设计的IP核成本低,集成化程度高。通过大量仿真实验,结果表明IP核的功能符合设计要求。最后经过物理验证,正确实现各项功能,能满足特定场合的应用。     

基于ZYNQ-7000的1553B总线接口设计

Zynq-7000 系列是由 Xilinx 公司研发制造的处理平台结构,具有可编程、可拓展的特征,归属于 SoC 芯片,将 FPGA 和 Cortex-A9 双核 ARM 有机融为一体。我们在利用 Vivado 对 Zynq-7000 系列芯片进行开发的过程当中,可以同时使用自己创建的 IP 核以及 IP Catalog 中的 IP 核,具备个性化、机动灵活的特性。文章简要论述了 Zynq-7000 系列芯片的功能,浅谈了 1553B 接口总线的工作原理和特点,以及根据 1553B 总线的特征及协议如何在 Vivado 中利用 Zynq-7000 提供的自定义 IP 核实现 1553B 总线接口方案的设计,提升接口性能,简化应用,降低成本。     

基于FPGA的1553B总线接口设计与验证

为降低成本,提高设计灵活性,提出一种基于FPGA的1553B总线接口方案;采用自顶向下的设计方法,在分析1553B总线接口工作原理和响应流程的基础上,完成了接口方案各FPGA功能模块设计;对关键模块编写VHDL代码,并采用Active-HDL软件进行了仿真;以Virtex-5 FPGA开发板和PC机为验证平台,在FPGA中分别模拟BC与RT,在PC机指令下进行了BC与RT功能模块间的收发测试,结果表明系统能在协议规定的1 MHz数据率下稳定运行;同时,为提升接口性能,采用光纤代替传统电缆传输介质,利用FPGA内嵌Rocket IO内核进行了传统1553协议数据的光纤传输,速率可达3 Gb/s以上。     

基于1553B的总线控制器的设计

近年来由于电子技术和计算机技术的飞速发展，数据总线技术也在不断的成熟和完善。1553B总线作为一种高可靠的总线技术不仅在军用上，而且在民用上都有了越来越广泛的应用。在简单介绍1553B数据总线协议的基础上，主要讨论了利用软件和PCCARD—D1553板卡实现总线控制器的设计思想和方法，这种方法在不需要利用硬件实现总线控制器且开发周期要求较短的工程中是非常实用和有效的。     

一种3.3V低电源电压的1553B总线收发器设计

提出了一种基于1553B总线的收发器系统结构,设计实现了低压单电源供电的1553B总线收发器,有效降低了收发器的动态功耗。仿真及测试结果表明,该电路能在3.3 V的低电压下实现所有的收发功能,总线占空比为100%时的最大动态功耗仅为0.5 W,相比于5 V供电的1553B总线收发器,其动态功耗大约下降了1.7 W。该收发器采用0.5μm DPTM BCD (15 V)工艺流片,并已成功应用到低压的1553B总线产品中。     

消息重试灵活的增强型1553B总线控制器设计

设计实现了一种消息重试灵活的增强型1553B总线控制器。采用不同于传统1553B总线控制器的存储器管理结构,将操作指令以OP码的形式配置在存储器的相应地址中,从而在总线控制器发生消息重试时,使重试的消息能灵活地变动,并且能重试多次。仿真结果表明,该增强型总线控制器使得消息重试更加灵活,有效地提高了消息重试的成功率和数据传输的可靠性。该总线控制器已应用于1553B协议芯片,并经流片验证。     

1553B总线网络中RT终端系统的软件设计

基于采用1553B总线芯片BU-65170和8位微控制器实现的1553B通信子系统项目,文中针对提高RT终端系统软件安全可靠性的措施进行了探究,说明了重要函数的实现。提出与分析了一系列方法措施,提高了系统软件的容错和自我纠错能力,系统软件的安全性和可靠性有了一定的保障。     

1553B总线控制器双机热备份设计

1553B总线作为一种高可靠的总线技术,广泛应用运用于军事领域。由于1553B总线双冗余备份的只是总线传输通道,而总线上的控制器没有热备份,一旦总线控制器出现故障,则整个总线将瘫痪。主要论述一种利用软件实现总线控制器的双机热备份设计思想和方法,此方法易于实现,效率很高,并有效地防止了工作BC和备用BC的误切换,实践验证,这种设计切实可行,有一定的通用性。     

1553B总线通讯的可靠性设计

为保证通讯的正常时序和避免空间环境[尤其是单粒子翻转效应（SEU）]对1553B总线通讯的危害性影响,建立了1553B总线通讯通用的失效模式分析模型。针对不满足通讯时序而引起的通讯失效,通过增加握手时序的方式加以避免。软件设计中针对典型的失效模式,如中断无法响应、帧格式错误等,给出与一般通讯软件不同的高可靠性软件设计流程,具体在设计方法上采取寄存器定时更新、存储区表决法以及冗余设计等可靠性措施避免失效,并通过对固定位置的存储单元模拟SEU故障注入的方式进行验证,降低了单粒子翻转的危害性,提高了1553B总线通讯的可靠性,具有普遍意义。     

基于1553B总线的接口设计与实现

在深入研究MIL STD 1553B军用数据总线协议及其接口技术的基础上,设计并研制了MIL STD 1553B总线通用接口,该接口自带微处理器与可编程本地总线接口,通过编程能选择不同1553B终端模式能适合多种本地总线。测试结果表明,该通用接口具有较高的可靠性,实际应用效果良好。