一种轨对轨CMOS运算放大器的设计

基于0.6μmCMOS工艺,设计了一种轨对轨运算放大器。该运算放大器采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨。该运放的小信号增益为77dB,单位增益带宽为4.32MHz,相位裕度为79°。由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成。     

一种齐纳二极管控制式轨对轨CMOS运算放大器

采用0.6μm CMOS工艺,设计了一种齐纳二极管控制式轨对轨运算放大器.该运放采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.该运放的小信号增益为82dB,单位增益带宽为12.34MHz,相位裕度为68°.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.文中主要讨论该轨对轨运算放大器的原理,性能及设计方法,并进行了模拟仿真.     

一种间接反馈补偿运算放大器的设计

针对传统密勒补偿运算放大器补偿电容大、带宽低等问题,提出了一种间接补偿运算放大器的设计方法。运算放大器采用中芯国际（SMIC）180nm CMOS工艺,设计出的间接反馈补偿放大器与密勒补偿放大器具有相似的仿真结果,但间接反馈补偿的补偿电容更小,优化了设计面积,消除了右半面零点的影响,且拥有更高的带宽。     

一种高增益宽频带的增益自举运算放大器

设计了一个应用于高精度流水线结构ADC中的高增益、宽频带全差分运算跨导放大器(OTA).整体运放采用了2级结构,第一级采用套筒共源共栅结构,并结合增益自举技术来提高增益;第二级采用共源放大器结构作为输出级,以增大运放的输出信号摆幅.该设计采用UMC 0.18μm CMOS工艺,版图面积为320μm×260μm.仿真结果显示:在1.8 V电源供电5 pF负载下,在各个工艺角及温度变化下增益高于120 dB,增益带宽积(GBW)大于800 MHz,而整个运放消耗16.36 mA的电流,FOM值为306 MHz·pF/mA.     

一种低压、恒增益Rail-to-rail运算放大器的设计

文章设计了一种低压、恒定增益、Rail-to-rail的CMOS运算放大器。该放大器采用直接交迭工作区的互补并联输入对作为输入级,在2V单电源下,负载电容为25pF时,静态功耗为0.9mW,直流开环增益、单位增益带宽、相位裕度分别为74dB、2.7MHz、60°。     

一种输入输出轨到轨CMOS运算放大器的设计

随着电源电压的日益降低,信号幅度不断减小,在噪声保持不变的情况下,信噪比也会相应地减小。为了在低电源电压下获得高的信噪比,需提高信号幅度,而输入输出轨到轨运算放大器可获得与电源电压轨相当的信号幅度。中文在理论分析了输入输出轨到轨CMOS运算放大器主要架构优缺点后,给出了一种新的输入输出轨到轨CMOS运算放大器的设计,该电路在华润上华0.18 μm工艺平台上流片验证。测试结果表明,输入范围从0到电源电压,输出范围从50 mV到电源电压减去50 mV,实现了输入输出轨到轨的目标。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

一种恒跨导高增益轨到轨运算放大器

基于TSMC 0.18 μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8 V电源电压下,该运算放大器的直流开环增益为129.3 dB,单位增益带宽为7.22 MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。     

一种用于视频信号处理的高速宽带运算放大器

基于高速亚微米互补双极工艺,设计了一种用于视频信号处理的高速宽带运算放大器。电路内部采用高速输入差分对、电流型放大单元、Rail-to-Rail输出单元等结构进行信号传输和放大。对开环增益提升、高速电压-电流信号转换、满摆幅输出设计以及频率稳定性补偿等关键技术进行分析,利用Spectre软件进行仿真。流片后的测试结果表明,在±5 V工作电压下,该放大器的－3 dB带宽≥200 MHz,失调电压≤5 mV,电源电流≤6 mA,满足高速通信、高速ADC前端信号采集、视频信号处理等各种场合的应用需求。     

一种单位增益带宽可调的全差分运算放大器

设计了一种应用于流水线ADC中的全差分增益提升运算放大器。该运放的单位增益带宽受ADC采样速率的控制而自动调节。优化了流水线ADC在不同采样速率下的功耗,提高了ADC的效率。电路采用Chartered 0.18 μm CMOS工艺进行设计,Spectre仿真结果表明,当负载为0.5 pF、采样率由10 MS/s变化到100 MS/s时,运放的单位增益带宽由117.6 MHz变为495.9 MHz,增益由115.2 dB下降到98.7 dB,相位裕度由78.0°下降到74.1°,运放增益和相位裕度随采样频率的提高略有减小。     

适合宽范围电容负载的三级运放

结合精确度和稳定性的要求提出了一种适合宽范围电容负载的CMOS运放.在多径嵌套式密勒补偿结构中加入一个抑制电容得到适合各种电容负载的稳定性.为了证实稳定性的提高对该结构进行了理论分析并计算得出数学表达式.基于这种新的频率补偿结构,利用CMOS 0.7μm工艺模型设计了样品芯片.测试结果表明:该运放可以驱动从100pF到100μF负载电容,直流增益为90dB,最小相位裕度为26°;该运放在100pF负载情况下单位增益带宽为1MHz,使用抑制电容仅为18pF.     

适合宽范围电容负载的三级运放

结合精确度和稳定性的要求提出了一种适合宽范围电容负载的CMOS运放.在多径嵌套式密勒补偿结构中加入一个抑制电容得到适合各种电容负载的稳定性.为了证实稳定性的提高对该结构进行了理论分析并计算得出数学表达式.基于这种新的频率补偿结构,利用CMOS 0.7μm工艺模型设计了样品芯片.测试结果表明:该运放可以驱动从100pF到100μF负载电容,直流增益为90dB,最小相位裕度为26°;该运放在100pF负载情况下单位增益带宽为1MHz,使用抑制电容仅为18pF.     

恒电压增益的低电压Rail—to—Rail运算放大器

基于 Alcatel的 0 .3 5μm标准 CMOS工艺 (VT=0 .6 5 V) ,模拟实现了工作电压低达 1 .8V、电压增益偏差仅为 3 % (整个输入共模偏置电压范围内 )的运算放大器 ;电路的设计也避免了差分输入对中 PMOS管和 NMOS管的 W/L的严格匹配 ,增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和 AB类 Rail- to- Rail输出级进行了整体考虑 ,确保电压增益恒定的新型结构 ,使该运放在 2 V电源电压下 ,电压增益达到 80 d B(1 0 kΩ 电阻和 1 0p F电容并联负载 ) ,单位增益带宽为 1 2 MHz,相位裕量 72°     

高性能Rail-to-Rail恒定跨导CMOS运算放大器

基于UMC的0.6μm BCD 2P2M工艺,探讨了一种高性能Rail-to-Rail恒定跨导CMOS运算放大器.该运算放大器的输入级采用互补差分对,其尾电流由共模输入信号来控制,以此来保证输入级的总跨导在整个共模范围内保持恒定.输出级采用ClassAB类控制电路,并且将其嵌入到求和电路中,以此减少控制电路电流源引起的噪声和失调.为了优化运算放大器低频增益、频率补偿、功耗及谐波失真,求和电路采用了浮动电流源来偏置.该运算放大器采用米勒补偿实现了18MHz的带宽,低频增益约为110dB,Rail-to-Rail引起的跨导变化约为15%,功耗约为10mW.     

一种用于轨到轨运算放大器的新型频率补偿结构

针对有源OLED面板驱动芯片源驱动模块对高速低功耗运算放大器的要求,基于高阶系统频率补偿理论和小信号建立理论,通过结合共栅共源密勒(Cascode Miller)补偿和输出零点补偿,提出一种用于轨到轨高速低功耗运算放大器的新型频率补偿方法,只需很小的密勒补偿电容和静态工作电流,就可以高速、稳定地驱动大电容负载.采用0.18μmCMOS数模混合信号工艺,通过EDA软件仿真,结果表明,在4V电源电压和20pF负载电容下,该运算放大器的轨到轨建立时间为0.76μs,静态工作电流仅为2.6μA,相位裕度为55°,只需要120fF的密勒补偿电容.     

一种恒跨导轨对轨输入/输出CMOS运算放大器

设计了一种CMOS恒跨导轨对轨输入/输出运算放大器,输入级采用负反馈技术控制尾电流,能自调整gm并使之保持恒定;输出级采用前向偏置AB类输出结构,实现轨对轨输出的同时减小了静态功耗。整个电路在5 V电源电压下,电压增益达到136 dB(1 MΩ电阻和1 pF电容并联负载),单位增益带宽为9.7 MHz,相位裕度62.4°。     

低功耗轨至轨CMOS运算放大器设计

设计了一个1.5 V低功耗轨至轨CMOS运算放大器。电路设计中为了使输入共模电压范围达到轨至轨性能,采用了NMOS管和PMOS管并联的互补差动对输入结构,并采用成比例的电流镜技术实现了输入级跨导的恒定。在中间增益级设计中,采用了适合在低压工作的低压宽摆幅共源共栅结构;在输出级设计时,为了提高效率,采用了简单的推挽共源级放大器作为输出级,使得输出电压摆幅基本上达到了轨至轨。当接100 pF电容负载和1 kΩ电阻负载时,运放的静态功耗只有290μW,直流开环增益约为76 dB,相位裕度约为69°,单位增益带宽约为1 MHz。     

与工艺无关的Rail-to-Rail CMOS运算放大器

设计了一种与工艺无关的Rail-to-Rail运算放大器，它采用一种新型的与工艺无关的恒跨导Rail-to-Rail输入级结构，输入级的P管对和N管对的宽长比不需匹配特定的工艺。同时，还采用了前馈AB类控制的rail-to-rail输出级，以保证输出绢有大的动态输出范围和较强的驱动负载的能力。在电源电压为2.7V时，整个运算放大器在0.35μmAlcatel工艺和0.6μm无锡上华工艺下模拟，其输入级跨导偏差分别为7%和14%，直流增益分别为87.9dB和78.4dB，单位增益带宽分别为14MHZ和9MHZ，相位裕度为67度和75度。