用APEX 20KE和Virtex实现CAM的比较

内容可寻址存储器CAM是一种快速匹配存储器件,在通信、雷达等许多领域有着广泛的应用.本文在介绍CAM基本原理的基础上,提出在两类新型FPGA上实现CAM的设计方法,并对两类FPGA实现CAM的性能进行分析和比较.     

内容可寻址存储器的FPGA设计与应用

内容可寻址存储器(CAM)是一种快速匹配存储器件,在通信、雷达等许多领域有着广泛的应用。在介绍CAM基本原理的基础上,提出了以两类新型FPGA实现CAM的设计方法。例举了一种基于CAM实现的关联比较器及其在雷达截获系统信号处理领域的重要作用。     

基于CAM的闪存无效块管理算法

针对NAND型闪存无效块结构,提出基于CAM的闪存无效块分类匹配算法。针对闪存擦除、写入和读取操作过程中无效块管理给出相应策略。在数据写入闪存过程中,采用片外SRAM数据备份的方法防止数据存储错误。通过搭建FPGA实验平台,证明该算法能发现新增长的无效块,实现连续无效块快速匹配,并对数据进行冗余备份。     

基于Hash和CAM的IPv6路由查找算法

分析实际网络中的IPv6前缀分布规律与增长趋势,提出一种基于Hash和内容可寻址存储器(CAM)的IPv6路由查找算法。将长度能被8整除的前缀存储在8个Hash表中,发生Hash冲突的前缀存储在CAM中,长度不能被8整除的前缀按照一定的组织方式存储在随机存取存储器中。分析结果表明,该算法具有较高的存储利用率、查找速率及更新速率,并且易于扩展和硬件实现。     

基于网络处理器和TCAM的高性能路由器

提出了一个采用网络处理器IXP1200和TCAM设计的高性能路由器,并设计了一种TCAM的表管理算法,以提高TCAM的更新效率.实验数据证明,该路由器可支持8个百兆以太口的线速路由转发.     

分段存储的CAM+SRAM高速IPv6路由查找方案

为了提高路由查找的速度,路由器的转发单元目前大多采用基于CAM的硬件解决方案。论文针对IPv6路由器的特性,设计并实现了一种分段存储的“CAM+SRAM”高速路由查找机制,有效地解决了单块CAM容量不足、无法满足地址位较宽的IPv6分组路由查找的缺点。该方案已经用于国家“863”重点项目“IPv6路由器”中,取得了良好的效果。     

快速IPv6分段查找及其硬件实现

提出一种可硬件实现的快速IPv6查找算法,采用基于内容可寻址存储器CAM的分段查找机制,用流水线实现,每个周期可输出一次查找结果,所需存储开销较小。在Xilinx Virtex-6 FPGA开发板用150×1 024项IPv6前缀测试表明,查找速度可达597 Mp/s（Million packet/s）,最坏需要2次存储器访问,更新最坏需要50 μs,仅需20.07 MB的RAM和258 KB的CAM存储开销。     

基于RAM结构的CAM的VerilogHDL设计

该文介绍了以FPGA芯片中RAM结构为核心,使用VerilogHDL设计CAM的方案。该CAM的数据深度和宽度易于扩展,匹配查找速度快。     

一种基于ARM和内容可寻址存储器的硬件防火墙

该文介绍了一种基于ARM的硬件防火墙方案,由于采用了内容可寻址存储器芯片MCM69C232,使得系统处理能力强,简单可靠,使用灵活,适用性强,具有良好的应用前景。     

基于FPGA的TCAM实现方法综述

近年来,FPGA由于其可编程和高性能的特性在高速网络中被大量使用,而在包处理中被广泛用于数据包分类等应用中的TCAM并没有内置于FPGA中。因此如何使用FPGA中的逻辑资源和存储资源来构建TCAM成为了研究热点。本文对主流的基于FPGA的TCAM实现方案进行了介绍和比较,包括基于块存储器(BRAM)的方案,基于分布式存储器(DRAM)的方案和基于触发器的方案。最后,对这些方案各自的优缺点和适用场景进行了总结。     

基于内容可寻址存储器MCM69C232的数据检索

本文介绍了内容可寻址存储器MCM69C232的结构、特点、性能及使用方法。针对MCM69C232的基本工作模式，结合作者的应用，给出了硬件接口方法，并对CAM数据检索和相应RAM的操作给出了控制流程。通过作者的应用表明，采用CAM可极大地提高数据检索速度，增强系统可靠性。     

基于FPGA的高速网络入侵检测系统

处理速度成为制约基于软件的网络入侵检测系统性能的瓶颈。文中提出了用可重配置硬件(FPGA)和商用千兆以太网MAC实现的网络入侵检测系统体系结构。在该体系结构中,网络数据包的特征匹配以及复杂协议分析等高强度的计算均由可重配置硬件电路完成,而使主机CPU更专注于对复杂入侵方式的检测和对入侵行为的实时响应。分析表明,该体系结构能够快速适应入侵特征变化对硬件电路的重配置需求,使网络入侵检测系统可以以线速处理网络数据包。     

一种面向FPGA异构计算的高效能KV加速器

网络功能虚拟化等新兴应用的蓬勃发展对Key-Value查询的能效提出了更高要求。传统的解决方法要么采用基于软件Hash表,要么采用专用的三态内容可寻址存储器(TCAM)芯片进行加速。其中,软件方法实现成本低,但是在数据冲突较高时会导致查表性能急速下降;硬件TCAM方法具有优良的时间特性,但其价格昂贵、耗能巨大。目前,随着基于现场可编程门阵列FPGA的异构计算技术的高速发展,利用系统已经提供的FPGA资源对基于软件实现的Hash表结构进行加速成为一种性价比更佳的解决方案。探讨如何利用FPGA上的RAM资源来实现一种具有高扩展性和高能效比的TCAM逻辑。与传统的TCAM结构不同,提出的架构支持查表范围的动态缩放,从而可以有效减少查表功耗。为了验证方案的有效性,利用Virtex-7系列FPGA对本文方案进行实现和评估,并与软件查表的性能进行详细比较。实验表明,本文方案吞吐量可达到234 Mpps,查表延迟为25.56ns。相比软件的方法,吞吐量提高780倍,延迟降低240倍。     

基于TCAM的二级转发表管理方案

目前高性能路由器的查找方案采用基于三重内容可寻址存储器(TCAM)的硬件查找。路由查找的最长前缀匹配要求使得TCAM的表项更新复杂。该文针对当前转发表管理方案在带突发情况下的不足,提出一种基于TCAM二级转发表管理方案,并对该方案进行了计算机仿真研究,仿真结果表明该方案在突发的情况下仍能保证转发系统稳定工作。     

用单片机实现SRAM工艺FPGA的加密应用

首先对采用SRAM工艺的FPGA的保密性和加密方法进行原理分析，然后提出一种实用的采用单片机产生长伪随机码实现加密的方法，并详细介绍具体的电路和程序。     

Linux对x86系统4G以上大内存的寻址和管理

存储器是Linux系统的一个主要的资源，它必须被小心管理。很明显，每个程序员都喜欢有无限大的存储空间，但不幸的是，这是不可能的。所以很早计算机体系结构就实现了一个存储层次，用一个很小但非常快的昂贵的cache，几十或上百兆的中等速度中等价格的RAM，     

用安全存储器实现FPGA的身份识别及防拷贝

如今的社会是一个信息化的社会，如何保护设计者的知识产权已成为一个热门话题。本文主要介绍了如何利用安全存储器来完成身份识别功能，以实现对FPGA设计的保护，希望对您有所帮助。[编者按]     

基于并行字符索引的多步长正则表达式匹配算法

深度包检测(deep packet inspection, DPI)是网络入侵检测与防御系统(network intrusion dete-ction and prevention system, NIDPS)的核心.基于三态内容可寻址存储器(ternary content addressable memory, TCAM)的正则表达式匹配算法提高了数据包的处理速度,成为DPI技术的一个重要研究方向.TCAM具有查找速度快、存储空间小等特性,且能耗与存储空间成正比.由于DFA的存储空间开销比较大,且存储空间大小随着DFA步长数的增加而指数倍增,基于TCAM的DFA面临高能耗的问题,特别是多步长DFA.提出一种基于并行字符索引的多步长正则表达式匹配算法(multi-stride parallel character-indexed DFA, PCIDFA),对确定型有限自动机(deterministic finite automaton, DFA)构造并行字符索引,通过比特位图取交集,减少匹配时激活的TCAM块数,显著降低TCAM能耗.实验结果表明：与多步长DFA相比,多步长PCIDFA在TCAM能耗上减少了99.8%以上,在TCAM存储空间开销上减少了48.5%~65.3%,在吞吐量上提高了1.9~2.6倍.     

基于FPGA+TCAM架构的网络分流系统的设计与实现

网络流量分类技术为网络服务提供有力保障,在网络行为分析和网络监管方面发挥重要作用。设计并实现了一种基于FPGA+TCAM架构的网络分流系统,接入高速网络信号,恢复数据流信息,并对其进行分流管理。解决了传统网络分流系统接入速率不高,分流效果差的问题。最后对系统平台进行了测试,测试结果表明,该系统具备在高速网络环境下数据流实时分流处理的能力。     

多模式匹配算法及硬件实现

介绍了多模式匹配的算法和硬件实现方法.首先介绍了两种常用的多模式匹配算法--Aho-Corasick基于自动机的算法和Wu-Manber基于hash的后缀匹配加移位跳跃的算法以及相关的改进算法.并通过实验对各种多模式匹配算法的时空复杂度进行了分析比较.通过几个硬件实现的实例介绍了多模式匹配的硬件实现方法及策略.最后对多模式匹配的发展趋势进行了展望.