可重构专用处理器周期精确建模

介绍了一种基于SystemC的可重构专用处理器核周期精确建模.该模型采用模块化设计,基于SystemC事务级建模,将运算功能和通信功能分开,模块之间的通信通过函数调用来实现.通过该模型,为可重构专用处理器核提供一种仿真验证平台,与传统RTL验证方法相比,大大提高了可重构专用处理器核的仿真验证效率.     

使用SystemC实现MPEG4编码芯片的仿真模型

MPEG4 XVIDEncoder算法用SystemC加以实现,通过建立BitstreamCode、Motion、Texture、等并发模块,可以更加模块化地划分系统,在设计之初就可以对算法加以验证,通过行为级的建模,可以让系统的设计和模块划分更加适应硬件开发的流程,SystemC模型成为硬件模块的行为级参考,通过对每个模块的进一步细化就可以实现RTL编码,辅助硬件工程师完成从纯C代码到Verilog的跨越。     

基于ASIC的直接数字频率合成器前端设计与实现

对基于ASIC设计流程的直接数字频率合成器(DDS)进行系统架构以及模块划分和算法分析;利用Verilog HDL进行RTL级功能仿真与测试平台的编写;完成模块中所有数字部分的设计、仿真,直至综合优化和时序分析的全过程.为满足高频率和低抖动的要求,需要反复综合,并充分考虑速度和面积等方面的影响;最后,对采用DDS实现数字调制进行了功能仿真与测试.     

电子侦察测频系统的建模与仿真

利用标准化建模思想,概述了信道化测频模型和瞬时测频模型。通过基于多相滤波和瞬时自相关的信道化测频子模块与基于改进相位差分法的瞬时测频子模块的仿真,对比并分析了两种测频子模块之间的优劣,仿真结果验证了算法的有效性与正确性。     

高速64点FFT芯片设计技术

针对高速64点FFT(快速傅里叶变换)处理芯片的实现,分析了FFT运算原理,并根据FFT算法原理介绍了改进的FFT运算流图。介绍了FFT处理器系统的各模块的功能划分,并根据FFT处理器结构及其特殊寻址方式,采用Verilog HDL对处理器系统的控制器、双数据缓存、地址生成器、蝶形运算单元以及I/O控制等模块进行了RTL(寄存器传输级)设计,并在ModelSim中对各模块以及整个系统进行功能仿真和验证,给出了部分关键模块的仿真波形图。设计中,注重从硬件实现以及电路的可综合性等角度进行RTL电路设计,以确保得到与期望性能相符的硬件电路。     

SOC验证平台的联合架构设计

随着芯片行业的不断发展,软件和硬件之间的联系日趋紧密,复杂SOC的设计难点逐渐转移到SoC的验证与调试环节。软硬件协同验证技术作为SOC仿真验证的关键技术,起着越来越重要的作用。文中研究将ARM处理器的指令软件仿真器SocDesigner和RTL硬件仿真器EVE相结合的联合仿真平台架构技术,给出了两个仿真系统通信机制和同步策略,并且以导航模块为例,给出了基于该系统的仿真环境的架构设计和仿真效率的性能测试结果。     

基于SPARC V8的事务级SoC验证平台设计

针对片上系统SoC架构设计和嵌入式软件开发的需求,采用事务级建模方法使用SystemC完成了基于SPARC V8的事务级SoC验证平台的设计.为降低设计复杂度和提高仿真速度,基于解释-执行技术完成SPARC V8处理器指令精确事务级模型建模,并利用SystemC中的分层通道机制完成AMAB总线、中断控制器、UART、定时器等设备的事务级建模.完成事务级SoC验证平台的构建后,使用测试基准程序组Mibench对该验证平台的功能和仿真速度进行了验证.仿真结果证明了其功能正确,并且仿真速度相对于RTL SoC验证平台有大幅度的提高.     

NoC_MPSim:基于片上网络通信架构多核仿真平台

实现了一个用于探索基于片上网络通信架构多核系统设计空间的可配置仿真平台--NoC_MPSim.该平台包含处理器工具链、平台自动化配置脚本以及一个包含处理器、网络适配器以及多种路由器的RTL模型库,可根据用户输入的系统配置信息自动生成周期精确的多核仿真系统.针对片上网络通信架构的特征,定义了基于该通信架构的多核系统的高层次通信抽象模型,并借鉴并行机中的消息传递机制,提出了一种可有效隐藏网络乱序的并行编程模型及其通信原语,并完成其所需要的软\硬件建模.应用提出的编程模型,实现了MUSIC算法基于四核仿真系统的分布式并行计算,并经实验得到该并行MUSIC算法在该系统中加速比可达2.6.     

用混合蛙跳算法的智能防空火力分配

结合混合蛙跳算法对防空作战火力分配问题进行了探索。在火力分配建模的前提下,应用改进的混合蛙跳算法求解模型。首先根据空袭目标特点,采用十进制编码方式设计模型求解矩阵,由该矩阵可直接得到火力决策阵,其特点是求解精度高,可锁定任意火力单元的打击对象。在原混合蛙跳算法的基础上,通过引入一个与迭代次数相关的可变步长σ,使算法的执行过程从多点变异方式转换到单点变异方式,从而使算法具有更强的健壮性。在满足单个火力单元射击约束的前提下,根据算法原理给出具体的求解方案和步骤。通过实例仿真验证了算法的可行性和有效性。与遗传算法及改进的遗传算法相比较,混合蛙跳算法具有更快的收敛速度和精度。     

一种对反舰导弹的自卫式干扰效果评估仿真系统设计方法

介绍了一种对抗反舰导弹的自卫式干扰效能评估仿真系统设计方法,阐述了效能评估仿真系统的功能组成、系统结构设计.采用中央处理单元(CPU)+图像处理单元(GPU)架构在信号级实现对抗效能评估仿真功能,在典型应用模拟场景下进行了测试和分析.     

基于显卡的微带天线谐振频率神经网络建模

谐振频率是微带天线(Microstrip Antennas,MSA)设计过程中最重要的一个参数.针对粒子群神经网络(Particle Swarm Optimization-Neural Network,PSO-NN)对矩形MSA谐振频率建模所面临的计算时间过长以及模型精度不高等问题,提出一种基于图形处理单元(Graphic Processing Unit,GPU)技术的并行处理解决方案.该方法使用粒子与线程一一对应的并行策略,通过并行处理各个粒子的计算过程来加快整个粒子群的收敛速度,从而减少NN的训练时间.在统一计算设备架构下对矩形MSA谐振频率进行了PSO-NN建模,数值计算结果表明:相对于CPU端串行PSO-NN,GPU端并行PSO-NN在寻优稳定性一致的前提下取得了超过300倍的计算加速比;在GPU端大幅增加粒子数,能在运行时间增加极为有限的情况下大幅降低建模的网络误差.     

面向矩阵计算的加速系统设计

通用中央处理器单元（CPU）往往花费大部分资源用于缓存管理和逻辑控制,只有少部分资源用于计算。因此将专用的计算模块例如图形处理单元（GPU）、数字信号处理器（DSP）、现场可编程逻辑门阵列（FPGA）和其他可编程逻辑单元作为加速器加入系统从而构建异构多核系统以增强计算性能的设计方法已经成为趋势。基于此趋势,提出一种面向矩阵计算的加速系统,通过使用自研专用指令集、特别设计的硬件加速器阵列以及存储架构优化实现对矩阵计算的加速。此外,还通过信箱机制实现与其他系统异构集成后的通信操作。通过Python与UVM验证方法学搭建性能验证平台,进行寄存器传输级（RTL）的性能验证。结果表明,在500 MHz工作频率下,方案中子系统的运算性能最高可达到32 GFLOPS,且与单纯使用二维脉动阵列执行加速的协处理器方案相比,通用矩阵乘（GEMM）算子的计算效率提升了12倍。     

基于VerilogHDL的USB控制器协议层设计与验证

重点阐述了USB2．0协议层关键模块的RTL级设计和验证,给出了采用硬件描述语言进行VerilogHDL编程设计的基本方法,同时通过ModelSim6．1仿真及ISE7．1综合结果验证了其USB协议层模块的设计正确性。     

基于Simulink的CMMB算法仿真平台的实现

介绍了一种在Simulink环境下搭建的CMMB算法仿真平台。该平台包括CMMB系统的信号发生模块、信道仿真模块、数据解调模块、同步和信道估计模块。通过仿真得到了该平台在AWGN信道不同信噪比环境下的误码率曲线,该曲线与理论相符。通过对仿真平台的研究,一方面验证了CMMB接收机算法的正确性,为研制CMMB硬件接收机提供了可参考的算法模型和硬件架构,另一方面也为搭建其他OFDM接收机仿真平台打下良好基础。     

共面波导不连续结构EC-ANN模型的电路设计与实现

将一种精确高效的等效电路训练人工神经网络模型引入共面波导不连续性结构建模.该建模算法继承了等效电路模型和电磁仿真人工神经网络模型的优点.此次开发并得到验证的共面波导不连续性结构模型包括:台阶段、叉指电容、对称十字节和螺旋电感.这些模型嵌入CAD仿真工具可以完成电路的设计、仿真和优化,最后通过一个GaAs工艺的共面波导带通滤波器的设计与实现验证了模型的有效性.     

Design and Realization of CPW Circuits Using EC-ANN Models for CPW Discontinuities

将一种精确高效的等效电路训练人工神经网络模型引入共面波导不连续性结构建模.该建模算法继承了等效电路模型和电磁仿真人工神经网络模型的优点.此次开发并得到验证的共面波导不连续性结构模型包括:台阶段、叉指电容、对称十字节和螺旋电感.这些模型嵌入CAD仿真工具可以完成电路的设计、仿真和优化,最后通过一个GaAs工艺的共面波导带通滤波器的设计与实现验证了模型的有效性.     

基于SystemC的时钟周期精确交易级建模及通信细化

交易级建模通过提高建模抽象层次,加快了系统建模和仿真的速度。针对AMBA AHB协议,采用Sys-temC语言,进行了交易级建模及通信细化。结果表明,由于抽象层次部分结合了BCA(bus cycle-accurate)级描述,使得到的交易级模型包含了更多时间/协议信息,同时保留了速度优势,有利于前期验证和系统开发。而之后进行的通信细化,将抽象通道转化为模块实体和端口,对于最终RTL级实现具有重要意义。     

基于OPNET的混合关键性网络建模与仿真分析

混合关键性网络是一种新型的通信架构,可以满足非实时性和实时性业务的需求.为分析其网络性能,提出在OPNET网络仿真环境中建模的方法.以开放式系统互联模型为基础,采用层次化建模,构建网络的节点模型和进程模型.该模型考虑了事件触发和时间触发消息的特点,通过设计调度算法和容错方式,实现了仿真实验的灵活配置和端到端延迟抖动等性能指标的验证.对仿真结果的性能分析表明,混合关键性网络能够保证实时业务的确定性以及兼容标准以太网的非实时业务.     

基于匈牙利融合遗传算法的多无人机不平衡目标分配

基于无人机和目标之间的态势,研究不平衡目标任务分配建模和求解问题。首先,分析空战战场下无人机和目标之间的态势,提出一种某时刻的态势评估方法,建立多无人机不平衡目标分配模型;然后,用匈牙利遗传算法的目标分配算法求解该模型;最后,构建仿真算例进行仿真实验。仿真结果验证了所提算法的有效性,同时也表明了匈牙利遗传算法能够提升模型的求解效率。     

一种动态可重构协处理器参数化系统级模型研究

提出了参数化系统级模型.该模型不依赖于具体结构,以任务布局与重构处理分离的两级结构处理任务调用,通过参数方式实现不同设计方案的硬件结构和布局算法的配置.采用SystemC语言对模型进行了建模验证,仿真结果表明,通过指定上下文的下载、配置和执行等时间开销参数,在系统级设计空间探索中,能很好地模拟动态重构协处理器.