H.264中反变换反量化模块的硬件实现

对H.264标准中的IQ(反量化)/IT(反变换)部分的算法进行了分析,提出了一种可实现3种IT运算的电路结构.该电路结构包括一个统一的IT运算结构和一个4×4转置矩阵结构.在把反量化模块嵌入IT电路的数据读入模块之后,得到了一种包含了反量化和反变换的完整电路结构.     

适于AVS视频解码器的可配置存储器设计

设计了一种适用于AVS视频解码器的可配置存储器,可工作在5种不同的模式,主要应用于反扫描、反量化及反变换模块,既可用来进行反扫描中的数据移动、反变换器所需的转置操作,又可用来存储中间结果,将反扫描、反量化和反变换合并为一个流水线单元并行处理.该设计省去了存储中间结果所需的大量存储器,加快了处理速度,满足高清视频的处理要...     

H.264反量化编码的优化设计与FPGA验证

反量化、反变换(IQIT)是H.264解码过程中的重要环节之一文中根据H.264规范,设计了一种节省资源的IQIT模块.通过对其中矩阵运算单元进行多次复用,大大降低了对资源的占用,并通过FPGA进行了验证.该设计结构能够满足低功耗、便携式解码设备要求.     

基于AVS标准整数反变换的硬件设计研究

对基于AVS标准整数反变换的硬件系统设计进行了研究.系统采用两个子模块A和一个子模块B构成,通过模块复用,实现了流水线结构的一维整数反变换核的运算与设计,明显降低了硬件系统的复杂度.在保证系统运算速度情况下,采用两个一维反变换核和2个32×16的单口SRAM,通过优化控制RAM的地址,完成转置变换,使系统模块在40个时钟周期内可完成一个8×8数据块的变换.在同等速度下与传统设计相比,系统节省面积约60%.     

AVS游程解码、反扫描、反量化和反变换优化设计

提出了一种适用于AVS的游程解码、反扫描、反量化和反变换硬件结构优化设计方案。根据AVS整数变换和量化的特性，设计了可工作在不同模式的存储器阵列，既可用来进行反变换器所需的转置操作，又可用来存储中间结果，将游程解码、反扫描和反量化合并为一个流水线单元并行处理。该设计省去了存储中间结果所需的大量存储器，加快了处理速度，满足高清视频的处理要求。该设计通过了FPGA验证，综合结果表明，其逻辑门数仅为9076，最高工作频率大于200MHz。     

一种H.264/AVC反变换反量化IP核设计

提出了一种适用于H.264/AVC解码器功能完整的反变换反量化IP核的设计.设计中采用同一处理单元完成三种不同的反变换,反变换反量化的每个步骤采用独立的门控时钟控制,逻辑复用和门控时钟降低了功耗.实现结果表明本设计满足1080i高清码流的实时解码要求.     

H.264反变换反量化器的硬件设计

针对高清电视应用,实现了面向H.264主层面CABAC解码模块输出之后的宏块残差的顺序调整、反变换和反量化操作。借助高效组织的SRAM,本设计有效地连接了残差调序和反变换反量化两个部分,硬件资源得以充分利用,较好地解决了残差调序的时间瓶颈。同时,根据帧内帧间预测情况下亮度和色度的反变换反量化的算法,通过适当变换,采用同一块电路实现了所有情况下的操作。     

基于CORDIC变换实现任意点MDCT与IMDCT的算法

改进离散余弦变换(MDCT)与其反变换(IMDCT)是当今主流音频压缩标准中普遍采用的时频变换单元,也是计算量最密集的模块之一。传统的解决办法是采用基于旋转坐标变换(CORDIC)的FFT快速算法完成,但这要求MDCT变换点数为2次幂。提出了1种基于CORDIC变换实现任意点数的MDCT算法,不需要ROM存储三角函数值,可应用在支持多个标准的硬件框架中。     

一种基于FPGA高性能H．264变换量化结构设计

H.264作为最新的视频编码标准具有很高的压缩性能,对它的研究具有重要的意义.根据H.264的变换量化算法设计一种基于FPGA的高性能变换量化处理结构,该结构采用流水线探作和分时复用技术,结果显示,该设计既节省了资源,又保证了效率;能够同时处理整个4×4块的全部16个残差输入数据,并在236个时钟内完成对1个宏块的残差数据从输入到反变换输出重建值的完整变换量化过程.它的处理速度和性能大大提高,可用于硬件加速.     

一种用于H.264编解码的新型高效 可重构多变换VLSI结构

H.264/AVC标准采用了4×4整数变换.本文针对4×4正反变换分别提出了两个新的二维直接信号流图.在此基础上,设计了一个支持多变换的可重构高性能二维结构.该结构无需转置寄存器.采用0.18微米CMOS工艺实现了该电路结构.结果表明,该结构同现有典型结构相比具有更高的效率.同采用三个独立的单一变换结构实现的ASIC相比,可重构结构以较少的效率下降(14.4%)获得了较大的芯片面积节省(61.1%).在100MHz的时钟频率下工作,该电路即可实时处理分辨率为4096×2048、每秒60帧的高质量视频序列.