高速12位D/A转换器

介绍了高速12位D/A转换器的电路设计，采用2μm等平面高速双极工艺，研制出数据更新率≥80MHz，线性误差≤3LSB，微分非线性≤3LSB的12位D/A转换器电路.     

高速12位D/A转换器

介绍了高速12位D/A转换器的电路设计,采用2μm等平面高速双极工艺,研制出数据更新率≥80MHz,线性误差≤3LSB,微分非线性≤3LSB的12位D/A转换器电路.     

一种16位高速D/A转换器的研究

介绍了一种16位高速D／A转换器的电路设计、工艺制作和测试结果。该电路为高性能数字／模拟混合电路，工作电压士5．0V，转换速率≥30MSPS，建立时间50ns，增益误差士8％FSR，积分非线性误差LSB，并行输入类型，电流工作模式，功耗500mW，采用2．0μm BiCMOS工艺制作。该工艺包括减压薄外延、高压氧化等平面隔离、可修调SiCr电阻、双层金属布线、12次离子注入、21次光刻。NPN晶体管特征频率fT为4．0GHz；CMOS管的栅氧化层为30nm，耐压为12．0V。     

一种8位高速折叠内插A/D转换器的设计

介绍了基于0.35μm BiCMOS工艺的8位高速A/D转换器,采用独特的折叠和内插结构,在大大降低成本、功耗的同时,既能保证超高转换速率,又能达到较高的静态和动态指标。在采样率1GS/s和模拟输入差分250mV(Vp-p)、484MHz条件下进行测试,SFDR高达56dB,SNR高达45.5dB;在3.3V电源电压下,功耗为800mW。     

一种8通道12位逐次逼近式A/D转换器的设计

设计实现了一个8通道12位逐次逼近式A/D转换器。A/D转换器内部集成了多路复用器和并行到串行转换寄存器、复合型D/A转换器,实现数字位的串行输出。整体电路采用HSPICE进行仿真,转换速率为133 ksps(千次采样每秒),转换时间为7.5μs。通过低功耗设计,工作电流降低为2.8 mA。芯片基于0.6μm BiCMOS工艺完成版图设计,版图面积为2.5 mm×2.2 mm。     

高速A/D转换器的研究进展及发展趋势

介绍了高速高精度A/D转换器技术的发展情况、A/D转换器的关键指标和关键技术考虑;阐述了高速高精度A/D转换器的结构和工艺特点;讨论了高速高精度A/D转换器的发展趋势.     

一种用于高速14位A/D转换器的采样/保持电路

介绍了一种采用0.35 μm CMOS工艺的开关电容结构采样/保持电路.电路采用差分单位增益结构,通过时序控制,降低了沟道注入电荷的影响;采用折叠共源共栅增益增强结构放大器,获得了要求的增益和带宽.经过电路模拟仿真,采样/保持电路在80 MSPS、输入信号(Vpp)为2 V、电源电压3 V时,最大谐波失真为-90 dB.该电路应用于一款80 MSPS 14位流水线结构A/D转换器.测试结果显示:A/D转换器的DNL为0.8/-0.9 LSB,INL为3.1/-3.7 LSB,SNR为70.2 dB,SFDR为89.3 dB.     

高速A/D,D/A转换器在电子战的应用

通过对电子战设备的概略描述，指出了电子战设备的发展与电子元器件的局长紧密相关。先进的元器件河以使电子设备的体积、重量大幅度下降。介绍了高速Ａ／Ｄ、Ｄ／Ａ转换器在电子战中的应用，指出了电子战对数据转换器发展的需求。     

一种8位高速硅D/A转换器的设计

介绍了一种电流舵结构的单调乘法型8位高速硅D／A转换器。着重讨论了为实现高速而采用的全差分电流开关和电流分裂技术及3μm双极工艺。模拟测试结果证明了设计的正确性。     

A/D与D/A转换器主流工艺技术现状和发展趋势

随着半导体技术的进步,对A/D、D/A转换器的性能提出了更高的要求,用于制作A/D、D/A转换器的工艺技术也在不断改进.文章介绍了目前用于制作A/D、D/A转换器的主流工艺技术;结合相关产品,对比分析了各种工艺的优缺点,并对A/D、D/A转换器工艺技术的发展趋势进行了展望.     

基于BiCMOS技术的高速数字/模拟转换器

基于BiCMOS技术,进行了高速数字/模拟转换器研究.以并行输入类型,电流工作模式的16位D/A转换器为载体,进行了电路设计、工艺制作和测试.在±5.0V工作电压下,测试得到转换速率≥30MSPS,建立时间为50ns,增益误差为±8%FSR,积分非线性误差为1/2 LSB,功耗为500mW.     

基于BiCMOS技术的高速数字/模拟转换器

基于BiCMOS技术,进行了高速数字/模拟转换器研究.以并行输入类型,电流工作模式的16位D/A转换器为载体,进行了电路设计、工艺制作和测试.在±5.0V工作电压下,测试得到转换速率≥30MSPS,建立时间为50ns,增益误差为±8%FSR,积分非线性误差为1/2 LSB,功耗为500mW.     

基于BiCMOS技术的高速数字/模拟转换器

基于BiCMOS技术，进行了高速数字/模拟转换器研究. 以并行输入类型，电流工作模式的16位D/A转换器为载体，进行了电路设计、工艺制作和测试. 在±5.0V工作电压下，测试得到转换速率≥30MSPS，建立时间为50ns，增益误差为±8% FSR，积分非线性误差为1/2 LSB，功耗为500mW.     

一种基于SiGe BiCMOS的高速采样/保持电路

设计了一种基于BiCMOS工艺的高速采样/保持电路,该工艺提供了180 nm的CMOS和75 GHz fT的SiGe HBT.差分交换式射极跟随器和低下垂输出缓冲器的结合,使电路具有更好的性能.在Cadence Spectre环境下进行仿真,当输入信号为968.75 MHz、Vpp为1 V的正弦波,采样速率为2 GSPS时,该采样/保持电路的SFDR达到62.2 dB,THD达到-59.5 dB,分辨率达到9位;在3.3 V电源电压下,电路功耗为20 mW.     

一种通用高速高精度数字/模拟转换器

介绍了一种通用高速高精度数字／模拟转换器（ＤＡＣ）的电路原理。着重阐述了内部基准源,权电流发生网络和电流开关的设计原理及电路结构。该ＤＡＣ采用高压－浅结双极工艺和激光修调薄膜电阻技术制作,具有１２位的高分辨率,小于１／２ＬＳＢ的积分线性误差和微分线性误差的高精度,小于２５０ｎｓ稳定时间的高速度,以及灵活的外接方式。     

一种12位高速低失真数字/模拟转换器的设计

介绍了一种12位高速、低失真数字/模拟转换器(DAC)的设计原理及其电路结构;着重阐述了去毛刺技术及其应用。采用2μm等平面隔离互补双极工艺模型参数进行了Cadence仿真。结果表明,该12位DAC在高达60MHz数据更新率下具有低于100pV·s的毛刺脉冲面积。     

一种用于14 bit SAR ADC的DAC设计

本文设计了用于14bit逐次逼近型模数转换器（SAR ADC）的DAC电路。针对该DAC,介绍一种全差分分段电容阵列结构以缩小DAC的版图面积;高二位权电容采用热码控制,用以改善高位电容在转换时跳变的尖峰以及DAC的单调性;对电容阵列采用数字校准技术,减小电容阵列存在的失配,以提高SAR ADC精度。校准前,SAR ADC的INL达到10LSB,DNL达到4LSB;与校准前相比,校准后,INL〈0.5LSB,DNL〈0.6LSB。仿真结果表明,本DAC设计极大改善SAR ADC的性能,已达到设计要求。