基于集成频率合成器的锁相环设计

本文介绍了采用直接数字频率合成器(DDS)和集成锁相频率合成器PE3236设计2.4G-4.4G Hz本振信号源的新方法,与传统采用小数分频的设计方法相比,具有电路简单、功耗低、体积小等优点,经制作实验电路板验证,试验电路的单边带相位噪声和频率分辨率都达到了预先的设计要求,试验取得了预期的效果.     

小型化低成本频率合成器设计

目前市场对频率合成器的指标、成本和小型化都提出了较高要求.针对频率合成器高分辨率的指标要求,设计了数字频率合成技术(DDS)作为高分辨率的参考,通过实际设计选用AD9912作为DDS电路,采用1 GHz的时钟信号,实际分辨率达到了 4μHz,分辨率达到较高水平;针对低相位噪声的要求,设计了多点本振的方案,使得整个环路实...     

频率合成器设计

文中介绍KB8825芯片的性能及特点,并阐明利用该芯片设计UHF频段频率合成器的方法.该频率合成器具有较低的相位噪声、很高的频率稳定度,它在无绳电话、WLAN、对讲机等移动通信领域有广泛的应用.     

高频保护收发信机中频率合成器的设计

详细地叙述了到大规模集成电路锁相环ＭＣ１４５１５６和双模前置分频器１２０１２为核心构成的频率合成器的硬件结构和工作原理，并简要地介绍了利用８０３１单片微机对频率合成器进行预置的方法及其软件设计。     

微机继电保护中频率测量的CPLD实现

介绍了基于DSP的微机继电保护装置中频率测量的CPLD实现.分析、比较了测频率法、测周期法、等精度测频法等几种常用测频方法的原理及误差.着重介绍了测频系统中CPLD的设计与实现,给出了CPLD中的各功能模块,并且给出了频率测量的VHDL语言描述.由于采用了CPLD芯片来实现频率的测量,因而具有高集成度、高速性及高可靠性等优良特点.     

微机继电保护中频率测量的CPLD实现

介绍了基于DSP的微机继电保护装置中频率测量的CPLD实现。分析、比较了测频率法、测周期法、等精度测频法等几种常用测频方法的原理及误差。着重介绍了测频系统中CPLD的设计与实现,给出了CPLD中的各功能模块,并且给出了频率测量的VHDL语言描述。由于采用了CPLD芯片来实现频率的测量,因而具有高集成度、高速性及高可靠性等优良特点。     

新型短波频率合成器设计

文中阐述了一种新型短波频率合成器的电路结构及工作原理。     

6GHz双小数N环频率合成器

本文介绍了CX72300系列合成器的特点,性能和用途.     

基于LMX2346集成频率合成器的设计

以LMX2346为核心器件设计频率合成器,介绍了LMX2346的内部结构以及内部每个模块的基本原理,并针对此频率合成器采用三阶无源环路滤波器形式设计了环路参数,利用ADS2008仿真幅频响应图和相位响应图,对LMX2346的控制逻辑图进行详细说明,最后获得测试结果验证了基于LMX2346的频率合成器有较好的相位噪声,达...     

多参数频率合成器中的可变分频器

本文简要地介绍了一种新型频率合成器－多参数频率合成器的基本原理，并详细叙述了其核心部分可变分频器的设计方法和设计特点。     

微步距锁相频率合成器

本文提出一种新颖的锁相频率合成器,分析了它的原理、特性,讨论了实用中遇到的问题和误差,给出了实验结果。     

基于ADF4360-9的高稳定度频率合成器设计

根据锁相环的基本原理,介绍了一种基于专用锁相环芯片ADF4360-9的高稳定度低噪声频率合成器设计.给出了系统设计的硬件原理图和各个模块的设计要点.包括芯片的介绍和芯片的外围主要电路的设计.给出了专用锁相环芯片的专用开发工具所得出的仿真相噪图.从仿真图可以看出,基于专用锁相环芯片ADF4360-8的频率合成器就有低相位噪声的特点.因此可以广泛应用于对噪声敏感的电子设备中.     

高频保护收发信机中频率合成器的设计

详细地叙述了以大规模集成电路锁相环ＭＣ１４５１５６和双模前置分频器１２０１２为核心构成的频率合成器的硬件结构和工作原理，并简要地介绍了利用８０３１单片微机对频率合成器进行预置的方法及其软件设计。     

三相交流电源信号发生模块的设计

本文介绍了一种低成本、高性能的三相交流电源信号发生模块的设计方法。根据DDS原理,在CPLD内构建逻辑,通过外部RAM的分时复用产生了三路频率变化范围为30 Hz～15 kHz、幅值变化范围为0～20 V、相位可调范围为0°～360°的同步正弦信号,同时对输出的三相正弦信号进行实时反馈监测,从而进一步提高了输出的精确度。可根据需要对该模块的输出信号进行功率放大,然后通过监测功放的输出信号调节偏差,保证输出精度。