工艺参数对Si深槽刻蚀的影响

采用Bosch技术研究了在Si深槽刻蚀中刻蚀/钝化比、刻蚀阶段钝化气体保护时间、刻蚀和钝化工艺重叠时间等工艺参数对刻蚀结果的影响。通过不同工艺条件的试验,发现刻蚀钝化比是影响侧壁结构的主要因素,其大小直接影响了深槽的垂直度;适当增加刻蚀阶段钝化气体通入时间对减小线宽损失有很大的作用,但增加过多会产生长草效应;合适的刻蚀和钝化工艺重叠时间,不仅可以减小侧壁表面的起伏度,还可以一定程度上减小线宽损失。采用刻蚀/钝化比为7：5、刻蚀阶段钝化气体通入时间为25min、刻蚀、钝化工艺重叠时间分别为0.5、1s的工艺条件,成功地实现了一个垂直度达（90±0.1）°、深40μm、线宽损失小于50nm的Si深槽刻蚀结构。     

沟槽肖特基器件Si深槽刻蚀工艺

深硅刻蚀工艺是制造沟槽肖特基器件的关键技术.Si深槽的深度影响肖特基反向击穿电压,深槽的垂直度影响多晶Si回填效果,侧壁平滑度及深槽底部长草现象对器件的耐压性能影响显著.采用SF6/O2常温刻蚀工艺刻蚀Si深槽.研究了工艺压力、线圈功率、SF6/O2比例以及下电极功率等参数对沟槽深度均匀性和垂直度的影响.得到了使Si深槽形貌为槽口宽度略大于槽底,侧壁光滑,且沟槽深度均匀性为2.3％左右的工艺条件.利用该刻蚀工艺可实现沟槽多晶Si无缝回填.该工艺条件成功应用于沟槽肖特基器件制作中,反向击穿电压达到58 V,反向电压通48 V,漏电流为11.2 μA,良率达到97.55％.     

平滑陡直的Si深槽刻蚀方法

Si深槽刻蚀技术在MEMS器件加工中具有重要的作用,现有的刻蚀方法在选择比和各向异性问题上各有优缺点.常用的Bosch工艺采取了钝化与刻蚀交替进行的措施,但具有侧壁粗糙的缺点.提出了不同于Bosch工艺的新刻蚀方法,采用刻蚀反应和淀积钝化反应同时进行并保持化学平衡的方法,取得了平滑陡直的刻蚀效果.在电感耦合等离子体刻蚀机ICP-98A上的实验结果表明,在直径100 nim的光刻胶掩蔽Si片上,刻蚀深度为39.2 pm,光刻胶剩余4.8 μm,侧壁表面满足平滑陡直的要求.     

硅深槽ICP刻蚀中刻蚀条件对形貌的影响

以SF6/C2 H4为刻蚀气体,使用Corial200IL感应耦合等离子体(ICP)刻蚀系统,进行Si等离子刻蚀技术研究.通过调节刻蚀气体SF6与侧壁钝化保护气体C2H4的流量比和绝对值等工艺参数,对深Si刻蚀的形貌以及侧壁钻蚀情况进行改善,使该设备能够满足深硅刻蚀的基本要求,解决MEMS工艺及TSV工艺中的深硅刻蚀问题.实验结果表明,Corial200IL系统用SF6作等离子体刻蚀气体,对Si的刻蚀具有各向同性;C2H4作钝化气体,能够对刻蚀侧壁进行有效的保护,但由于C2H4的含量直接影响刻蚀速率和选择比,需对其含量及配比严格控制.研究结果为:SF6含量为40 sccm、C2H4含量为15 sccm时能够有效控制侧壁钻蚀,且具有较大的选择比,初步满足深硅槽刻蚀的条件.     

硅的深槽刻蚀技术研究

研究了采用等离子刻蚀机对硅进行深槽刻蚀中掩蔽层的选择及横向腐蚀的抑制等工艺问题。实验发现，以氟基气体作为工艺气体，铝或铝合金作为掩蔽层时，可以获得极高的选择比；通过增大射频功率，改变气体组分，气体流量等方法，可以较好地解决等离子刻蚀中的各向同性问题。     

双层侧壁保护的Si深槽刻蚀技术

提出了一种先进的ICP Si深槽刻蚀工艺。在"Bosch"工艺的基础上加以改进,以SF6/O2作为刻蚀气体,C4F8作为侧壁钝化气体,通过在刻蚀过程中引入少量的O2,使得在刻蚀Si深槽过程中侧壁形成由氧离子辐照产生的SiO2薄膜和CFx聚合物淀积产生的双层保护层,强烈保护Si槽侧壁不被刻蚀,保证了良好的各向异性刻蚀。同时,通过优化刻蚀和钝化的时间周期,进一步提高了刻蚀后Si槽的陡直度和平滑的侧壁效果。采用这种工艺技术可制作出满足台面晶体管、高性能梳状沟槽基区晶体管需要的无损伤、平滑陡直的Si槽侧壁形貌。     

刻蚀深度对Si衬底GaN基蓝光LED性能的影响

在Si衬底上生长了GaN基LED外延材料,将其转移到新的硅基板上,制备了垂直结构蓝光LED芯片.本文研究了这种芯片在不同n层刻蚀深度情况下的光电特性.在切割成单个芯片之前,对尺寸为200μ×200μm的芯片分别通高达500mA的大电流在测试台上加速老化.结果表明:刻蚀深度为0.8和1.2μm的芯片相对于刻蚀深度为0.5μm的芯片,其正向电压更低且光强衰减更慢,抗静电性能随老化时间变得更稳定,刻蚀深度为0.8μm的芯片抗静电性能强于刻蚀深度为1.2μm的芯片.     

刻蚀深度对Si衬底GaN基蓝光LED性能的影响

在Si衬底上生长了GaN基LED外延材料,将其转移到新的硅基板上,制备了垂直结构蓝光LED芯片.本文研究了这种芯片在不同n层刻蚀深度情况下的光电特性.在切割成单个芯片之前,对尺寸为200μ×200μm的芯片分别通高达500mA的大电流在测试台上加速老化.结果表明:刻蚀深度为0.8和1.2μm的芯片相对于刻蚀深度为0.5μm的芯片,其正向电压更低且光强衰减更慢,抗静电性能随老化时间变得更稳定,刻蚀深度为0.8μm的芯片抗静电性能强于刻蚀深度为1.2μm的芯片.     

CL2+SF6混合气体对Si和SiNx的离子刻蚀研究

采用统计实验方法研究了利用SF6 Cl2混合气体产生的等离子体进行Si和SiNx的反应离子刻蚀技术。在相同的输出功率和压力的条件下,将Si和SiNx的刻蚀速率和选择比表示为SF6百分比含量的函数。文中讨论了SF6含量的变化对刻蚀速率、选择比和坡度角的影响及刻蚀机理,证实了即使是SF6含量的少量改变也会对Si和SiNx的刻蚀速率、选择比和坡度角有重要的影响。并通过光谱分析来深层次地讨论刻蚀速率受SF6含量影响的原因。     

台槽刻蚀对埋栅型静电感应晶体管特性的影响

对埋栅型SIT,为切断栅极和源极（或阴极）之间在外延过程中形成的连体,打开栅电极区,进行外延后的台面刻蚀,对台面刻蚀的深度和形状进行研究;为消除栅墙外划片边界造成的各种寄生效应,在有源区的外面挖深槽,以保证栅源击穿发生在内部、实现击穿接近理论值。对先刻蚀台面还是先刻蚀槽的问题做了实验对比,结果发现先台后槽更有利于器件特性的改善。     

Excimer Laser Etching Process of CdTe Crystals for Formation of Deep Vertical Trenches

Deep isolation trenches with high aspect ratio were formed on CdTe crystals using the excimer laser etching technique. Vertical trenches 80-μm deep and 55-μm wide were formed in 5 min by irradiating a laser on the CdTe crystal through a contact-type metal mask in vacuum. Surface chemistry of the laser-irradiated CdTe crystal was examined by Auger electron spectroscopy (AES), scanning electron microscopy (SEM), and photoluminescence (PL) to determine the extent of laser-induced damage. It was found that the damaged layer remains confined to the thin surface layer in the submicron range, which could be easily removed by a light Br-methanol etch.     

氮化硅干法刻蚀工艺设备模型的试验与测量

通过对氮化硅薄膜干法刻蚀工艺实验结果的测量,得到硅片表面非均匀性分布的具体测量数据,并对这种现象的成因进行了定性的理论分析,为下一步建立刻蚀工艺设备模型准备了充足的实验数据.     

多层高深宽比Si深台阶刻蚀方法

通过干法刻蚀,在Si衬底上制备出高深宽比的台阶结构是MEMS加工的基础工艺之一。多层台阶的刻蚀,是一种重要的折线断面制备方法,使实现结构更加复杂的器件成为可能。利用LPCVD生长1μm厚SiO2作为钝化层,围绕多层台阶掩膜的制备方法和移除方法展开实验,以3层台阶为例,开发出一套使用一块光刻版制造任意宽度的台阶掩膜的方法。该方法节约成本、操作简便、重复性好,为加工复杂的三维结构提供了一种新的手段。另外,针对在深刻蚀过程中残留的掩膜会破坏Si台阶完整性的问题,研究了刻蚀过程中SiO2掩膜的去除方法对台阶的表面形貌造成的影响。通过实验发现,采用干湿腐蚀结合的方法可以有效地去除台阶掩膜,获得良好的Si深台阶结构。     

Ar离子激光增强硅各向异性腐蚀速率的研究

研究了Ａｒ离子激光器与硅各向异性腐蚀技术相结合制造硅杯的方法。结果表明，激光照射能增强浸于ＫＯＨ溶液中硅的化学腐蚀速率，在入射光强为４．６Ｗ，ＫＯＨ溶液浓度为０．２２ｍｏｌ，温度为９０℃的条件下，得到＜１００＞硅的腐蚀速率为２１μｍ／ｍｉｎ，是无激光照射时硅各向异性腐蚀速率的多倍。进而讨论了硅在ＫＯＨ溶液中腐蚀速率对激光光强的依赖关系以及实验温度对腐蚀速率的影响问题。     

一种用于硅基光电子芯片端面封装的深硅刻蚀工艺

硅基光电子芯片的端面耦合器具有大带宽、低损耗、偏振不敏感等优点,使人们希望在端面封装方面获得突破。提出了一种用于硅基光电子芯片端面封装的深硅刻蚀工艺,利用等离子体刻蚀形成的斜面与光纤阵列的封装面进行匹配封装,降低封装中的耦合反射;利用斜面刻蚀工艺和深硅刻蚀工艺相结合的方法制备深硅刻蚀槽,提高了晶圆划片的冗余度,通过控制深硅刻蚀槽内的划片位置来消除台阶凸起对光纤封装造成的不利影响,使在后续封装过程中无需对芯片端面台阶凸起实施磨抛工艺。实验结果显示,基于该工艺,端面耦合器损耗劣化小于0.1 dB。该封装结构可以在晶圆流片阶段实现制备,具有可大规模生产、降低硅基光电子芯片端面封装成本的优点,以及广阔的工程应用前景。     

煅烧温度和恒温时间对ZnO/AAO/Si组装体系的影响

以AAO/Si为模板,采用化学气相沉积(CVD)的方法在不同温度下,通过煅烧Zn粉和C粉的混合物制备ZnO/AAO/Si组装体系,并对其结构和性质进行了研究。扫描电镜(SEM)结果表明:随着煅烧温度的升高,AAO表面的孔洞逐渐被封堵,当温度达到900℃时,在AAO的表面出现了一层ZnO薄膜。X射线衍射(XRD)结果显示,700℃时在XRD图谱上观看到六角纤锌矿的ZnO的衍射峰,并且随着温度的升高,ZnO的衍射峰逐渐增强,当温度升至800和900℃时出现了ZnAl2O4的衍射峰。因此,化学气相沉积制备组装体系时的最适温为700℃。在700℃时煅烧不同恒温时间制备的ZnO/AAO/Si组装体系SEM图显示,随着恒温时间的延长,孔的封闭效应逐渐明显。