用于威尔金森A/D转换器的高速高精度比较器

提出了一种用于威尔金森(Wilkinson) A/D转换器(ADC)的高速高精度比较器的设计方法.该比较器由三级预放大器和一级输出放大器组成,采用开环结构和多级级联的形式,以满足增益和速度的要求.为了消除失调电压对电路的影响,采用输出失调消除技术进行失调电压校正.采用3.3 V TSMC 0.18 μm CMOS工艺完成电路设计.Spectre仿真结果表明,在1 MHz最高采样频率下,该比较器的分辨率达到0.4 mV,传输延迟小于20 ns,满足12位Wilkinson ADC的要求.     

A/D转换器中的CMOS自稳零电压比较器的设计

本文介绍了一种CMOS自稳零电压比较器的设计。该比较器具有高精度,高灵敏度和较快的速度,其工艺条件及参数与数字电路兼容。文章通过电路设计特点说明其工作原理。对其中的差值电路的设计,特别是放大器的设计,作了具体分析。该比较器完全满足了CM0808八位A/D转换器的要求。     

A／D转换器用的CMOS高速比较器

使用3μm标准CMOS工艺设计制作了一种高速比较器。在动态锁存器之前使用了一种失调消除放大器,可获得43ns的响应时间。这种失调消除放大器可降低输入失调,所以用这种比较器可构成中等分辨率的模拟/数字转换器(ADC)。在比较器内使用流水线结构可以使失调消除在动态锁存器启动时进行。另外,对放大器内的功耗和面积采用了最佳分布,以便使响应时间达到最小。     

一种低失调CMOS比较器设计

本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术.该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响.仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3V,调整后的比较器失调误差为34μV,比较速率100MHz.     

工作时钟1GHz超高速电压比较器设计

超高速模数转换电路是现代高速通信和信号处理电路中的重要组成部分,而超高速比较器的设计是超高速模数转换器设计中的关键环节.文中通过综合考虑比较器的传输延时和失调电压等因素,讨论了超高速比较器的设计方法,并在基于1.8V电源电压、TSMC0.18μm CMOS工艺下设计了一个工作时钟为1GHz的超高速电压比较器,经过芯片测试,证明该比较器可以在1GHz时钟下稳定工作,失调电压仅为70μV.该比较器可以用于超高速模数/数模转换器的设计.     

低功耗流水线ADC中多阈值比较器的设计

采用IBM 0.13 μm CMOS工艺,设计了适用于80 MS/s流水线结构A/D转换器的比较器.电路使用全差分动态锁存结构,在Lewis-Gray结构的基础上,保留比较器阈值和输入差分管尺寸之间的线性比例关系,改进复位和输出电路结构,降低了设计复杂度和功耗,减小了面积.通过细致的版图考虑,实现了7种不同阈值电压的比较器,失调小于13 mV,最大面积为25μm×13μm,最高工作频率达500 MHz;80 MS/s工作时,功耗最大仅为63 μW,低于Lewis-Gray结构的比较器.     

0.6μm CMOS工艺迟滞比较器的失配分析

本文对一个采用0.6μm CMOS工艺的迟滞比较器的失配性能进行了理论分析,探讨了关键部件的尺寸失配对该比较器迟滞性能的影响.Hspice仿真证明了理论分析的正确性;Monte Carlo仿真进一步分析了该比较器性能对失配参数的敏感性.本文的工作为今后的抗失配设计改进提供了方向.     

一种基于闩锁结构的高速电压比较器

文章结合高速A/D转换器的研究设计了一种新型高速、高精度集成闩锁比较器,针对提高集成闩锁型电压比较器的性能,讨论了比较器失效、速度-功耗优化、时钟反馈噪声等设计问题.该比较器有较高的输入电阻,对高频时钟的反馈噪声有较好的抑制性能,采用"电容中和技术"补偿预放大级带宽后更加适用于高速应用的需要.文中给出了详细的性能分析以及采用PSPICE仿真的模拟结果.     

高速ADC中CMOS比较器的改进

在对用于高速ADC的CMOS传统比较器分析的基础上,为进一步减小其失调电压,本文给出了补偿电路的结构框图,并进行了理论上的分析和实验仿真.     

一种CMOS超高速主从式采样/保持电路

基于65 nm CMOS工艺,设计了一种新型的CMOS主从式采样/保持电路。采用全差分开环主从式的双通道采样结构,提高了电路的线性度。采用负电压产生技术,解决了纳米级工艺下电源电压低的问题。采用Cadence Spectre软件对电路进行仿真分析。仿真结果显示,在1.9 V电源电压、相干采样下,当输入频率为1.247 5 GHz,峰-峰值为0.4 V的正弦波信号,采样率为2.5 GS/s,负载为0.8 pF时,电路的无杂散动态范围(SFDR)为78.31 dB,总谐波失真(THD)为－75.69 dB,有效位为11.51位,可用于超高速A/D转换器中。     

基于0.35 μm GeSi-BiCMOS工艺的1 GSPS采样保持电路

介绍了一种基于0.35μmGeSi-BiCMOS工艺的1GSPS采样/保持电路。该电路采用全差分开环结构,使用局部反馈提高开环缓冲放大器的线性度;采用增益、失调数字校正电路补偿高频输入信号衰减和工艺匹配误差造成的失调。在1GS/s采样率、484.375MHz输入信号频率、3.3V电源电压下进行仿真。结果显示,电路的SFDR达到75.6dB,THD为-74.9dB,功耗87mW。将该采样/保持电路用于一个8位1GSPSA/D转换器。流片测试结果表明,在1GSPS采样率,240.123MHz和5.123MHz输入信号下,8位A/D转换器的SNR为41.39dB和43.19dB。     

一种应用于SOC的4位超高速CMOSFlash A/D 转换器

介绍了一种应用于片上系统超高速4位快闪式A/D转换器的设计。该转换器采用0.18μm CMOS工艺。其特点是采用一种基于反相器的阈值电压比较器(TIQ)阵列替代传统Flash结构中的模拟电路部分。仿真结果显示,该4位A/D转换器在2 GSPS的速度和1.8 V的工作电压下,功耗仅为9.80 mW。     

一种D类功放中0.5 μm CMOS轨到轨比较器设计

文章设计了一种D类功放中的轨到轨比较器电路。相比于传统的比较器电路,该设计解决了共模信号输入范围大时性能不稳定的问题。仿真表明该比较器电路在-40～125℃和各种工艺角条件下,共模输入电压范围最大可以达到0～5.5V。在125℃高温和5.5V高压条件下,平均工作电流约为0.5mA,性能指标接近并部分超过一些商用芯片。该芯片已经通过0.5μm CMOS工艺流片验证,测试效果良好。     

MAX108在超高速实时采样系统中的应用

MAX108是一种转换速率为1.5Gs/s、模拟输入带宽为2.2GHz的8位高速A/D转换芯片.本文介绍了其特点和三种工作模式,并给出了对应于MAX108不同工作模式的实时采样系统的设计与实现.     

基于0.6μm CMOS工艺应用在高速ADC工作频率300MHz的高速电压比较器设计

高速比较器是高速模数转换电路的关键环节.本文综合考虑了比较器的传输延时、失调电压等因素,分析了前置放大器和比较锁存电路的结构,在此基础上设计了一个基于CSMC 0.6 μm CMOS工艺、适合于高速ADC的高速电压比较器.仿真结果表明:比较器工作频率为300 MHz以上,工作电流约为3.3 mA,上升延时为993 ps,下降延时为932 ps,失调电压约为7.46 mV.该比较器可以在高速模数转换电路中应用.     

单片机内部模拟比较器的应用

文章介绍了一种利用单片机内部模拟比较器来构成A／D转换器的方法,给出了它的具体电路设计,分析了电路原理,转换过程及误差原因,并提出了转换过程中的误差消除的实用办法,最后给出了整个工作过程的软件编程。     

14位50MS/s100mW0.18μm CMOS流水线ADC

实现了一种14位40MS/s CMOS流水线A/D转换器(ADC)。在1.8V电源电压下,该ADC功耗仅为100mW。基于无采样/保持放大器前端电路和双转换MDAC技术,实现了低功耗设计,其中,无采样/保持放大器前端电路能降低约50%的功耗,双转换MDAC能降低约10%的功耗。该ADC采用0.18μm CMOS工艺制作,芯片尺寸为2.5mm×1.1mm。在40MS/s采样速率、10MHz模拟输入信号下进行测试,电源电压为1.8V,DNL在±0.8LSB以内,INL在±3.5LSB以内,SNR为73.5dB,SINAD为73.3dB,SFDR为89.5dBc,ENOB为11.9位,THD为-90.9dBc。该ADC能够有效降低SOC系统、无线通信系统及数字化雷达的功耗。     

高速CMOS钟控比较器的设计

基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。     

一种3.3 V 9位50 MS/s CMOS流水线A/D转换器

设计了一种3.3 V 9位50 MS/s CMOS流水线A/D转换器。该A/D转换器电路采用1.5位/级,8级流水线结构。相邻级交替工作,各级产生的数据汇总至数字纠错电路,经数字纠错电路输出9位数字值。仿真结果表明,A/D转换器的输出有效位数(ENOB)为8.712位,信噪比(SNR)为54.624 dB,INL小于1 LSB,DNL小于0.6 LSB,芯片面积0.37 mm2,功耗仅为82 mW。     

基于0.18μm SiGe BiCMOS工艺的高速比较器分析与设计

基于预放大正反馈锁存比较理论,给出了一种8bit 8Gs/s高速比较器的设计.该比较器采用预放大器结构以提高分辨率、加快比较过程,采用主从锁存器降低亚稳态发生概率,采用输出缓冲器改善输出波形、提供测试接口;在HHNEC 0.18μm SiGe BiCMOS工艺下,采用Cadence Spectre进行仿真,结果显示,该比较器精度为4mV,输出摆幅±300mV,锁存时间37ps,过驱动恢复时间22ps,功耗约57mW,表现出良好的性能.