基于Pike的模拟/仿真一体化环境

文章介绍了一种模拟，仿真的一体化环境。它在UNIX环境下，基于Pike语言。实际证明,它是一种有效的统一验证环境。它可以大大简化SoC验证的复杂性。对提高SoC设计验证工作的效率，缩短整个SOC设计周期,缩短产品上市时间具有重要意义。     

基于事务的SoC验证策略

Soc设计需要详细的验证,但是传统验证方式工作量巨大.基于事务的验证方法是一种高层次的抽象的验证方法,它可以显著减少验证所需要的时间和精力,提高设计效率,增强设计信心,并能够迅速发现设计缺陷,提高产品质量以及缩短设计周期.     

总线监视器的设计

随着集成电路设计规模的不断增加，传统的验证方法学由于无法提供足够的能力来检查系统所有可能功能的正确性，已经不能满足SoC验证的需求。验证重用方法学是解决这一问题的有效途径。在SoC的验证过程中．利用总线监视器对片上总线上发生的事务进行实时监视，并将监视结果以机器可读的格式显示出来，从而可以帮助验证工程师有效地判断数据传输的正确性，达到验证单个模块和系统功能的目的。本文提出了一种SoC功能。验证平台中总线监视器的设计方法，并给出了具体的实现过程。     

一种32位MCU的FPGA验证平台

随着应用的复杂化和多样化,微控制器(MCU)设计规模急剧增大,性能要求越来越高。为缩短芯片验证时间,提高验证效率,采用FPGA原型验证平台是一个有效的方法。通过建立基于FPGA的高性能原型验证系统,可及时发现芯片设计中的错误和不足,进而缩短MCU芯片研发周期。以一款通用MCU为研究对象,通过修改时钟系统,替换存储器和综合布局布线设计FPGA验证平台,并利用该平台进行软硬件协同验证,为该芯片的验证工作提供了高效有力的支撑。     

基于事务的功能验证方法

功能验证是百万门级IC设计中的一个重要瓶颈。基于事务的验证方法把验证工作提高到一个更高的抽象层次,减少了验证中对信号级时序细节的考虑,更注重于事务级行为的验证,并可提高验证代码编写的重用性,有利于提高验证的工作效率。介绍这种功能验证方法及其测试平台的建立。     

基于事务的RVM随机向量产生器在SOC验证中的应用

在搭建层次化验证平台时,产生器是一个重要的模块,它能否根据需要产生随机向量直接关系到测试平台的可靠性.传统的激励产生方法由于是用人工生成的,效率低且性能也不令人满意,已经不能满足当前大规模芯片验证的需求.介绍了一种基于事务的随机向量产生器,它把基于事务的验证策略和随机向量产生器结合起来,通过产生受限的随机数据,提高了激励的覆盖率.与传统的向量产生方法相比,基于事务的随机向量产生器能够使验证平台更可靠,同时减轻了验证工程师的工作,加快了芯片上市的时间.     

扩大ARM SOC的验证覆盖缩短仿真时间

验证复杂的SoC设计要耗费极大的成本和时间。据证实，验证一个设计所需的时间会随着设计大小的增加而成倍增加。在过去的几年中，出现了很多的技术和工具，使验证工程师可以用它们来处理这类问题。但是，这些技术中很多基于动态仿真，并依靠电路操作来发现设计问题，因此设计者仍面临为设计创建激励的问题。     

基于C*Core的SoC设计与验证

介绍了基于C*Core的SoC及相应的协同验证平台，提出了一种基于C*Core的SoC软硬件协同设计流程及验证方法，具有降低设计风险和缩短产品开发周期的优点，并给出了一个设计实例。     

基于断言的SRAM控制器功能验证

传统的基于约束的随机矢量生成验证技术在验证过程中存在难于定位bug的缺点,从而增加了验证时间。文中将断言技术和随机矢量验证方法相结合形成基于断言的验证方法,通过在设计实现中加入断言,实时监控设计特性,使设计bug更加容易定位,从而缩短验证过程。以SRAM控制器为例,实验结果表明整个验证时间缩短40%以上,加快了设计验证进度。     

遗传算法在层次化验证平台中的应用

在当前SOC验证领域中,如何提高验证平台的可靠性和效率是一个迫切需要解决的问题。传统的向量产生方法存在着效率低、覆盖率不高等缺陷。本文介绍了一种基于遗传算法的随机向量产生器。它结合覆盖率驱动技术,能够自动搜索适合于待测模块的测试激励。与传统的向量生成方法相比,基于遗传算法的产生器极大地提高了验证效率,并且减轻了验证工程师的工作,缩短了芯片上市的时间。     

复杂SOC的软硬件协同验证解决方案

为了提高产品的验证覆盖率和产品的首次成功率,验证工程师越来越多的使用固件、硬件诊断程序和其它软件部分作为实际嵌入式处理器的SoC验证的激励,以保证RTL设计与最终设计实现的的应用环境相同,并覆盖更为复杂的场景,但该RTL验证环境对软件调试的可视性比较有限。Mentor公司的Questa Codelink提供了独特的软硬件协同验证的技术可以让验证人员同时看到软件的执行情况和与软件同步的硬件波形,其回放模式减少了仿真等待的时间,可以快速追踪并定位到程序出错的地方。Codelink也提供了多核调试的技术,可同时看到软件在不同处理器的执行情况,极大地提高了多核验证的效率。     

Checking the play in plug-and-play

It's surprising to realize that buyers of intellectual property (IP) blocks used in system-on-chip (SOC) designs may not be entirely aware of what they're getting and how it works. But that's one reason why software for IC design verification is gaining attention: to ensure that those blocks will work as intended, both internally and with other components. Another reason is time to market. SOC providers could shorten their time to market considerably if they didn't have to spend up to 70 percent of it verifying that their designs will plug and play. SOCs are complex designs that fit most or all of the circuitry required for a cellphone, for instance, or a Bluetooth radio on a single IC. As their numbers and complexity increase, the design verification gap is widening. But help is at hand in a new type of design verification called assertions-based verification, although a looming standards battle threatens to slow its widespread adoption.     

基于断言的验证方法在UART模块中的应用研究

介绍了一种易于实现的基于断言的验证(ABV)方法,即经过5个步骤在设计文件中插入断言,使仿真器在仿真过程中监视设计中的关键功能点.该方法在UART的寄存器传输级(RTL)模型功能验证中的应用,实验中使用SVA描述设计属性.实验证明,这一方法提高了设计的可观察性,适用于数字集成电路功能验证.     

应用系统级ATE测试增进IC设计验证效率(英文)

在IC设计周期内尽早发现问题,对于保证项目在预算内按时完成是至关重要的。大多数设计公司目前的通用方法是利用分立仪器,如示波器、频谱分析仪等,连接至一块评估板,并连至PC机,搭建一个系统级验证系统。这样的系统比较易于搭建,但相对缺乏大量数据的分析处理能力,且通常需手动测试。另一方面,ATE在数据采集及分析处理方面具有非常强大的能力,例如SHMOO及自动测试。但通常ATE是在芯片级的自动化测试量产中大量应用,利用ATE进行系统级的测试并不容易。这里介绍一种新的方法,简化ATE上的协议通信设置,使得ATE能够在系统级测试中方便地应用,不增加测试成本,而且大大简化了ATE上的测试程序开发。应用此方案,设计及验证工程师可以协同工作,在短时间内搭建一个基于ATE平台的系统级的测试环境,充分利用ATE强大的数据采集,分析能力,更快更有效地进行芯片的测试验证,从而赢得上市时间。     

AMSD在模块级和系统级设计的应用

数模混合芯片是现在芯片设计的主流方向之一,设计过程中的数模混仿验证,对芯片设计成功与否至关重要。为此,EDA提供商都致力于提供可靠、快速、灵活的混仿工具。Cadence公司的"AMSD"数模混仿工具是这类工具中的佼佼者。AMSD具有可靠的仿真精度,并且可以根据需要,选择spectre\aps\Ultrasim三种模拟仿真引擎。对于系统仿真,AMSD灵活地集成开发了一套支持不同网表格式于一体的仿真模式,强大的debug模式可实时准确的监控信号变化,最大化混仿的效率。本文主要介绍Cadence公司的"AMSD"数模混仿工具,及其在设计中的使用流程,最后介绍了两个AMSD的应用实例,一个是LTE芯片内的sigma delta DAC和带DEM功能的TxDAC的混合仿真,此应用需要高精度保证;另一个是集数字rtl代码IP,自建模拟IP和加密网表IP,三种不同格式于一体的网表,进行安全芯片的系统"混合"仿真,此流程是其它混仿工具目前不能实现的。     

基于eRM建立自动化的验证平台

为了缩短SoC项目开发中前端验证的时间,实现自动化的可重用性验证环境平台,采用了eRM验证方法学,通过Sequence,BFM,Monitor,Scoreboard,Coverage等验证组件来实现此验证平台,并给出了基于此平台的一个应用实例,极大地提高了验证的效率和功能覆盖率。     

开源逻辑软件协同设计管理系统

本文以逻辑软件开源设计为主线,基于通用化、模块化的标准研究开源逻辑软件协同设计管理系统,主要由逻辑软件协同设计管理平台、软件无线电演示验证平台和逻辑软件公共构建模块(Common Building Blocks,CBB)库三大部分组成.一方面,实现逻辑软件开发及使用过程中的标准化管理、高效协同工作和资源成果共享;另一方面,提供一个快速、全面的逻辑软件原型设计验证平台,可支持各种逻辑软件的功能、性能测试.     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。