基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于FPGA的CPRS混沌加解密芯片算法设计

为了满足日益提高的通信安全需求,缩短实时加解密处理的时间,提出了一种利用CPRSC～V～,沌伪随机序列)加密算法,实现基于FPGA(现场可编程门阵列)的加解密芯片的算法设计.利用FPGA的并行流水线达到了DSP不能达到的处理速率和实时效果.该系统采用RAM分布式存储方式代替寄存器和case选择语句,减少资源利用率的同时获得最高lOOMbps全双工加解密速率,满足当今对加密芯片越来越高的速率要求.该加密芯片可用于对语音、图像以及视频等的加密.     

SCA型高速通用数字信号处理模块设计

根据软件通信体系结构对数字信号处理模块通用性、灵活性以及功能软件化、软件动态加载的要求,采用可编程器件构建模块,实现中频以下高速信号的数据处理与传输功能.该模块采用AD/DA实现高中频信号模数变换,通过现场可编程门阵列(FPGA)实现逻辑简单、实时性强的混频、滤波处理,通过数字信号处理器(DSP)实现复杂的信号处理及信道编解码处理,利用通用处理器实现复杂而灵活的控制管理以及动态加载DSP和FPGA的功能.在印刷电路板设计阶段,分析电容去耦、阻抗匹配、信号串扰等影响高速信号质量的因素,并提出解决方法.仿真结果表明,所设计的数字信号处理模块可以满足应用需要.     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于FPGA的工控密码模块设计与实现

针对工业控制系统(ICS)面临的信息泄露、数据篡改等安全风险,设计并实现了一种密码模块.该密码模块以通用串行总线(USB)接口内置于工控设备中,利用现场可编程门阵列(FPGA)控制密码芯片SSX-12的方式实现加密、解密功能.测试结果表明,该密码模块的加密/解密速率可以达到120Mbps,能够满足工业控制系统的安全需求...     

基于FPGA的数字下变频器设计

数字下变频技术是软件无线电的核心技术之一,本文首先介绍了数字下变频器的原理,然后主要讨论了基于FPGA的数字下变频实现方法.FPGA具有大容量,可编程的特性,以及设计和修改方面的灵活性,使得用FPGA来代替专用下变频芯片更加符合软件无线电的思想.     

基于层次化重复单元的FPGA结构描述方法

针对具有多种逻辑块和互连线结构的现代主流现场可编程门阵列(FPGA),给出一种通用的FPGA结构描述方法.根据FPGA硬件版图由几类重复单元在水平和垂直方向复制拼接而成的特点,提出基于层次化重复单元的FPGA结构模型,在该模型的基础上,通过定义一套完整的语法来描述FPGA.实验结果表明,该方法能正确描述FPGA硬件信息,并配合FPGA软件系统正常工作,具有结构通用和描述文件小的优点.     

基于NiosII的数字视频系统设计

介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC（可编程片上系统）解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。     

一种FPGA配置文件压缩算法

基于现场可编程门阵列(FPGA)的可重构系统具有高性能和高灵活性,但随着FPGA规模的不断扩大,配置文件规模相应增加,导致可重构计算时间过长。该文提出一种FPGA配置文件压缩算法VLZW,降低了对片外存储器的容量要求,通过减少每次重构传送的配置数据缩短了系统重构时间。     

一种应用在系统可编程逻辑器件MACH优化弹上计算机测试仪设计的方法

介绍一种既有可编程逻辑器件(PLD)的性能与特点,又有现场可编程逻辑阵列(FPGA)的高密度和灵活性特点的在系统可编程逻辑器件--MACH器件,并以对某型号导弹计算机单项测试为例,说明了应用MACH优化设计测试系统的方法要点.