Gold码发生器的设计与仿真

Gold(戈尔德)码是伪随机码的一种,伪随机码在扩展频谱通信系统中起着十分关键的作用,伪随机序列发生器是扩频通信系统中重要的组成部分。本设计主要介绍m序列和Gold序列的生成原理,提出了采用EDA实现Gold序列的一般方法,本方法通过模块化m序列发生器,用原理图的方式设计了一个码长为25-1=31的Gold序列,通过QuartuII编译仿真并成功下载测试。     

混沌伪随机序列发生器的FPGA设计与实现

基于简化Lorenz系统,提出混沌伪随机序列发生器的一种设计方法。根据IEEE-754浮点运算标准,按照模块化设计理念,设计混沌方程所需的浮点运算模块,并在FPGA(Field Programmable Gate Array)上实现了简化Lorenz混沌系统。设计混沌伪随机序列量化算法,对生成的混沌伪随机序列进行复杂度分析。分析结果表明,量化算法显著提高了序列复杂度。使用NIST标准进行伪随机序列性能测试,测试结果表明,序列具有良好的随机特性,可直接用于实际加密应用。为连续混沌系统FPGA实现和混沌伪随机序列在信息安全中的应用奠定了基础。     

M序列伪码产生与同步的FPGA实现

文章针对码分多址(CDMA)数字蜂窝移动通信中,需要伪码产生和精确同步这两个问题,给出了一个基于FPGA的实现方案,并对其进行了时序仿真和硬件调试,结果表明电路工作正确可靠,能满足设计要求。     

一种m序列伪码发生器的产生方法

基于链表的存储结构，设计了产生m序列的本原多项式的存储格式及其查询算法，并且提出了对任意级数n的m序列发生器的产生方法。实验表明，该方法实现m序列的硬件结构简单，操作方便，适用范围广。     

基于FPGA的可编程m序列发生器的实现

本文研究了由线性反馈移位寄存（Linear Feedback Shift Registers，LFSR）生成m序列的原理，并对LFSR电路结构作了改进，利用基于现代DSP技术的DSP Builder软件，设计了一种周期、相位可调的m序列发生器。经调试与仿真，结果表明该方法硬件结构简单、开发周期短，为系统设计或测试带来很大的便利。     

m序列优选对的实现及平衡Gold序列分析

本文分析了ｍ序列及Ｇｏｌｄ序列的性质及产生方法，讨论了计算ｍ序列优选对的几种方法，分析了平衡Ｇｏｌｄ序列及其产生的条件和方法。     

基于CPLD的高速m序列码发生器的设计

从通信实验仪器设计的角度，介绍了一种高性价比的m序列发生器的分离电路实现方法。结构简单、电路可靠。     

基于混沌映射的伪随机序列发生器

提出了一种基于线性分段混沌映射(PWLCM)的收缩式伪随机序列发生器。针对分段线性混沌映射“逐段线性”的缺点,提出一种新的混沌轨迹比特位提取算法。该算法使用具有最长周期的线性移位寄存器(m-LFSR)所产生的序列来控制混沌轨道比特位的提取,从而有效避免混沌轨道泄露造成的安全性问题。分析表明,该发生器具有良好的密码学特性。     

扩频通信中伪随机序列编解码器的FPGA实现

提出一种基于FPGA技术的伪随机序列编解码器的设计方案,用以模拟扩频通信的过程,可用于现今高校的扩频通信技术教学工作。     

基于DSP Builder的OQPSK调制器设计及FPGA实现

提出了0QPSK调制器的全数字实现方案,基于DSP Builder完成了方案的建模仿真并进行了硬件验证,实验表明,所设计的调制器工作稳定、可靠,达到设计要求.     

基于FPGA设计DSP的实践与改进

基于通用处理器加上FPGA的架构方案可以简化DSP系统的设计,但时现行的设计流程进行分析,发现由于软硬件设计人员工作之间存在设计迭代,使得开发过程中存在较大时间冗余.为此,引入EDA设计工具对流程进行改进,通过对正弦信号模型和AM调制模型进行实践,结果表明:新设计流程对DSP系统开发效率的提高效果明显.     

新型Chen-Mobius保密通信系统的研究及FPGA实现

提出了一种新型Chen-Mobius通信系统,并简要介绍了该系统基于DE2平台的FPGA设计、功能仿真和硬件实现。     

基于DSP Builder的混沌保密通信的研究与实现

采用DSP Builder开发工具,利用混沌信号实现对通信数字信号的加密与解密.首先在Simulink中建立系统通信模型,采用FM对混沌信号进行差分键控形成FM-DCSK信号,然后用数字信号控制FM-DCSK信号,形成调制信号,并在接收端进行信号恢复,然后进行仿真,生成硬件描述语言下载到系统板,实现混沌保密通信.     

FIR数字滤波器设计及其FPGA实现

以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。     

基于DSP Builder的Chen-Mobius通信系统实现

简要介绍 Chen-Mobius 多路通信系统的 FPGA 硬件设计、仿真和实现。     

基于FPGA的多相数字基带转换器设计与实现

介绍了深空测控系统中数字基带转换器的原理及作用.在研究△DOR对航天器跟踪测轨原理的基础上,根据其信号频谱特征选择围绕多相信道化滤波器组来设计数字基带转换器.算法实现过程中,利用实信号谱以π为周期互为镜像的特点解决了接收信道存在盲区的问题.硬件实现前在Matlab环境下对算法进行验证.仿真正确后利用DSP Builde...     

基于DSP Builder的5/3提升小波变换的FPGA实现

基于FPGA（现场可编程门阵列）的硬件设计方法越来越流行,QuartusⅡ设计软件也随之广泛使用,然而其本身的局限性导致它在算法级无法像MATLAB那样直观地搭建信号模型,同时MATLAB的也有不能实现硬件电路的先天缺陷,DSP Builder很好的结合了上述2款软件的优势,提供了一种联合设计的有效方法。以5/3提升小波的硬件实现为例,对该方法进行解释并验证其可行性。     

基于OFDM的井下遥测系统的FPGA实现

传统测井系统中,测井电缆上应用单载波调制技术进行数据传输,传输速率低,带宽受限,严重制约了测井系统尤其是成像测井系统的发展.OFDM(正交频分复用)技术信道利用率高,抗干扰能力强,应用OFDM技术能够较好地解决以上测井数据传输的问题.在分析了传统测井电缆传输的信道特性和正交频分复用技术原理的基础上,使用Altera 公司的DSP Builder软件设计了一种基于OFDM技术的井下数据遥测系统,并在Altera公司的Stratix EP1S25系列FPGA开发板上实现系统的仿真和验证.     

基于DSP Builder的JPEG静态图像压缩算法的实现

利用Altera公司提供的数字信号处理开发工具DSP Builder和现代DSP技术,在Matlab/Simulink环境中建立了JPEG算法模型,并进行了仿真验证,最后将编译代码下载到硬件上进行了在线调试。