共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
随着电子产品复杂度的提高及高速化通讯应用场景的广泛存在,静电放电敏感性的问题日益突出,主要表现为集成电路出现的一系列软失效和硬失效现象,包括卡死、复位、重启甚至损坏等。主要研究了系统级静电放电对集成电路的影响。首先,介绍了静电放电的原理及其测试标准;其次,研究了芯片侧瞬态静电过电压的抓取方式;然后,对应用于不同电路设计的静电防护能力的优劣进行了评估并对比了芯片侧的静电干扰电压水平;最后,验证分析了USB接口不同的接地设计方式和静电放电施加方式对集成电路甚至系统的影响。 相似文献
3.
进入21世纪,以数字式语音通信为代表的现代移动通信技术和以计算机与网络为核心的现代信息技术分别达到前所未有的新高度,进而呈现进一步融为一体的新趋势。兼具语音通信和电子邮件、证券、金融业务等数据通信以及PDA功能三位一体化的手机也已问世。WAP(Wireless Application Protocol)已进入商业化运行阶段。笔记本电脑、PDA等便携式终端通过调制解调器即可连接Internet。第三代移动通信最终将使高速率(2Mbps)无线传输的数据通信和多媒体通信实现真正的无缝漫游,全面推动现代通信与信息技术的个人化、移动化和全球一体化。顺应通信与信息终端的便携化、小型化与多功能化发展潮流,新型元器件呈现微型化、复合化、高频化、高性能化等趋势。片式元件的小型化、微型化与高频化 相似文献
4.
随着便携式和无线设备的日趋复杂化.此类设备越来越容易受到静电放电(ESD)和电磁干扰(EMI)的攻击。尤其在立体声耳机、移动电话、便携式多媒体播放器、PDA或笔记本电脑等电子设备中.需要降低电磁干扰,以确保电子设备的高音频质量。 相似文献
5.
6.
7.
从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路.在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构.该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离. 相似文献
8.
Wolfgang Stadler Tilo Brodbeck Reinhold Grtner Harald Gossner 《Microelectronics Reliability》2009,49(9-11):1079-1085
Integrated circuits (ICs) are qualified for their electrostatic discharge (ESD) robustness according to the well-known IC ESD standards Human Body Model, Machine Model, and Charged Device Model in order to guarantee safe handling in ESD protected areas. For electronic systems like mobile phones which are in direct use by consumers, certain robustness against system level ESD is demanded, too. As the ESD test methods of device and system level stress are completely different (waveforms, stress application, operating condition of the DUT, etc.), correlations between models of both worlds are difficult to establish. Therefore, the system vendors more and more demand a specified ESD robustness for devices (ICs) according to an ESD system level standard. Testing ICs to a system level ESD standard requires careful considerations; first ideas are summarized in the new Standard Practice “Human Metal Model” of the ESDA/ANSI. However, the approach of deriving system ESD robustness from IC robustness is currently too much simplified and bears severe potential risks. Nevertheless, there are methodologies and approaches to use IC ESD characterization for defining ESD protection concepts for systems. Appropriate high-current characterization of ICs can be the cornerstone for a successfully optimized system ESD protection. 相似文献
9.
ST的ESD保护解决方案 ESD即静电可能对手机造成的危害基本上有以下三种:(1)造成手机中的芯片发出击穿;(2)可能会使 PCB板中相邻的金属极发生击穿; (3)可能会损害PCB板上的绝缘层。如果手机中不设置适当的保护电路,那么静电便会使手机上的某些部分甚至整体功能失灵。而今后随着手机向着小型化以及多媒体功能集成方向发展,PCB的布线将会更加紧凑,各类处理芯片将更加敏感, 这就要求我们要更加重视ESD对手机所造成的危害,并且要在尽可能小的空间内提供高效的解决方案。 相似文献
10.
ESD是集成电路设计中最重要的可靠性问题之一。IC失效中约有40%与ESD/EOS(电学应力)失效有关。为了设计出高可靠性的IC,解决ESD问题是非常必要的。文中讲述一款芯片ESD版图设计,并且在0.35μm 1P3M 5V CMOS工艺中验证,成功通过HBM-3000V和MM-300V测试。这款芯片的端口可以被分成输入端口、输出端口、电源和地。为了达到人体放电模型(HBM)-3000V和机器放电模型(MM)-300V,首先要设计一个好的ESD保护网络。解决办法是先让ESD的电荷从端口流向电源或地,然后从电源或地流向其他端口。其次,给每种端口设计好的ESD保护电路,最后完成一张ESD保护电路版图。 相似文献
11.
当前计算机周围的外设数量正在不断增加.速度更快的技术,如CMOS电路,具有较低的电压裕度,并可进行大电流开关.随着时钟和数据速度的增加,电路对噪声的灵敏度也在增加.对于共同工作的设备,要求设备能严格满足电气机械干扰(electrical mechanicalinterference,EMI)辐射方面的限制条件变得越来越必要. 相似文献
12.
13.
深亚微米低压CMOS IC的ESD保护方法 总被引:1,自引:0,他引:1
详述了目前用于亚微米CMOSIC的静电放电保护方法,比较了它们各自的特点,并详细阐述了栅耦合PMOS触发/NMOS触发横向可控硅ESD保护电路的工作原理。 相似文献
14.
Darioush Keyvani 《电子产品世界》2002,(12):34-35,41
随着无线通信电子产品(包括便携式产品)不断地增加功能和特性,防止电磁干扰(EMI)和静电放电(ESD)越来越成为设计中具有挑战性的课题.数据速率和工作频率的提高使得传统的、采用分立元件的保护方案失效. 相似文献
15.
16.
17.
18.
深亚微米CMOS IC全芯片ESD保护技术 总被引:3,自引:0,他引:3
CMOS工艺发展到深亚微米阶段,芯片的静电放电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效而且可靠的ESD保护措施。基于改进的SCR器件和STFOD结构,本文提出了一种新颖的全芯片ESD保护架构,这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的。 相似文献