基于RLC模型的树形互连线时延估算

文章给出了基于RLC模型的树形互连线50％时延的估算公式。这里给出的算法精度较高(与SPICE仿真结果的误差在10％以内)，而且具有与Elmore时延相同的算法复杂度。该算法基于RLC模型，可以得到各种不同的阻尼响应，包括欠阻尼振荡，而Elmore时延只能反应呈单调变化的过阻尼响应。因此，该算法对阻尼响应的估算精度高于Elmore时延，而其相当的计算开销(算法复杂度)使它可以应用于Elmore时延使用的各个领域。     

高速数字集成电路互连线的时域分析

本文首次把波形松驰迭代法和拉普拉斯数值变换相结合,提出了一种分析具有线性终端的耦合互连传输线的新方法。与其它方法相比,这种方法分析简单,计算量小,适用范围广,更加可靠和有效。     

一种用于模拟高速互连线瞬态响应的高效数值方法

本文提出用积分求导法（ＤＱＭ）用于分析高速集成电路系统互连线的瞬态响应。ＤＱＭ是一种直接的数值方法,它将某坐标方向上的微分算子用一离散点的函数值加权逼近,将偏微分方程化为常微分方程求解,可有效地用于高速集成电路互连线系统的瞬态分析,其计算效率高于其它数值方法。     

分布RLC树形互连线的时延估算稳定模型

基于分布RLC互连线模型,提出一种保证结果稳定的树形互连线的时延估算模型.此模型针对树形互连线,提出"等效ABCD矩阵"的概念,在此基础上通过二阶矩匹配估算树形互连线时域响应,并通过曲线拟合给出了解析形式的50%时延估算公式.新模型保证结果的稳定性,并且大大快于传统的仿真方法.实验表明,新模型与电路仿真软件HSPICE仿真结果相比较误差小于15%.     

基于偏心Preissmann格式的高速互连线分析

 将偏心Preissmann格式应用于高速电路互连线分析,导出一种互连线离散模型.通过调整偏心参数,可以获得二阶精度的差分格式.数值仿真表明,该方法能够应用于一般互连线的瞬态分析,改善间断之后的数值扰动现象,并与特征法进行了比较,说明了方法的有效性.     

高速集成电路芯片内互连线的计算机辅助分析

分析了高速集成电路芯片内互连线的时域特性。首先营运全波方法提取互连线的频变等效电路参数。在此基础上运用数值反拉普拉斯变换（ＮＩＬＴ）法分析互连电路的时域响应。在分析过程中,提出或运用了一些提出精度或效率的技术和方法。分析结果表明,该方法很适合高速集成电路芯片内至连线的计算机辅助分析。     

大容量SRAM中长互连线RC延迟的高速译码电路的研究

文章分析了CMOS逻辑门驱动长互连导线时产生的延迟情况,并给出了驱动的延迟模型。在此基础上提出一种新的考虑RC延迟时高速CMOS逻辑链的设计方法。并使用上述方法设计出一款4MbSRAM的高速译码电路。仿真表明在大扇出、大负载、长互连线的情形下,电路延迟时间仅有1．85ns。比传统的使用等效电容的优化方法快出0．12ns,电路面积节约30％。并且功耗明显的降低。     

高速电路非均匀互连线间电磁干扰分析

根据高速电路中线宽发生变化的非均匀互连线结构特点,利用分段线性和等效电路摸型的方法,结合HSPICE电路分析软件,提出了适用于任意条数的非均匀互连线的多导体等效电路模型及仿真模型,从倾斜角度、非均匀互连线长度和信号上升时间几个特殊因素方面,对高速电路中非均匀互连线间的电磁干扰规律进行了分析和总结。     

ULSI中的铜互连线RC延迟

随着ULSI向深亚微米特征尺寸发展，互连引线成为ULSI向更高性能发展的主要限制因素。由互连引线引起的串扰噪音及RC延迟限制了ULSI的频率性能的提高，同时考虑到电迁移和功率损耗，人们开始寻找新的互连材料；低电阻率的铜互连材料和低介电常数介质的结合可以有效地发送互连线的性能，主要讨论了互连延迟的重要性以及发送和计算延迟的方法。     

互连线延时和串扰的估算方法

本文综述了集成电路中互连线的延时和串扰的估算方法，分析了各种估算方法的精度和复杂度，同时提出了今后互连线延时和串扰估算所需要解决的新问题。     

高速电路与MCM互连线的分析

介绍了高速电路与 MCM互连线分析方面的研究与开发工作 ,包括两种新的传输线瞬态分析方法 ,及基于 SPICE的互连线分析系统。     

高速互连线CAD技术研究

采用边界积分方程结合矩量法计算高速互连线电磁参数,讨论了版图关键互连线提取技术和互连的ＳＰＩＣＥ模型建立技术,并用ＳＰＩＣＥ简要分析了互连线效应。     

集成电路时间延迟优化分析与模拟

基于Elmore模型，优化分析了N级二维CMOS传输门链和Ⅳ门三维双栅SOI IC的时间延迟，给出了HSPICE模拟结果。研完表明，由相同尺寸管子构成的N级二维CMOS门链，当把N级分作每3级为一组并且以缓冲门相间隔时，总时延存在极小值；由宽度尺寸比为3的三级不等尺寸管子所构造的传输门链间隔以缓冲门，也存在最小时延；当N门三维双栅SOI IC分为6个器件层时，可获得最小的时间延迟。     

VLSI电路中互连线的延迟及串扰的数值模拟

用数值计算方法详细地模拟了VLSI电路中金属互连线的延迟及串扰.模拟结果表明:互连线宽W同互连线节距P之比W/P=0.5~0.6是获得最小时间延迟并满足串扰限制的最佳尺寸,模拟还给出了用铜代替铝金属线及用low-k电介质(ε_low-k=0.5ε_SiO2)代替SiO₂后,延迟及串扰的改善程度.     

分析多芯片组件互连延时的一种新方法

随着多芯片组件工作频率的不断增加，信号延时受互连的影响越来越大，互连已成为决定系统性能的主要因素。延时与冲激响应有着密切的联系，本文采用系统冲激响应的低阶矩，基于双极点近似对互连的延时特性进行了研究。与已有的方法比较，本文的方法提高了极点选择的稳定性，适用于复杂的互连网络。举例证明了这种方法的有效性。     

基于"有效电容"的耦合RC互连延时分析

本文在保证互连延时特性不变的基础上将两相邻耦合RC互连中的耦合电容和静态互连电路等效为一“有效电容”,并将其用于有源互连的Elmore延时计算。与传统的采用Miller电容的方法进行了比较,它不但提高了计算精度而且反映了延时随信号上升时间变化的规律。本文方法与Elmore延时具有相同的计算复杂度,可广泛用于考虑耦合电容的面向性能的布线优化。     

高速互连线间的串扰规律研究

信号完整性中的串扰问题是目前高速电路设计中的难点和重点问题.利用高速电路仿真软件HSPICE和MATLAB软件,对高速电路中的互连线串扰模型进行了仿真分析,总结了三种变化因素下互连线问的串扰规律,对部分串扰规律进行了探索性的研究.     

CDMA信号码片内多径时延估计算法

针对CDMA信号的特点,提出了低信噪比条件下估计延迟差小于一个码片周期的多径信号时延的有效算法,该文首先建立了一个能够有效抑制噪声影响的多径功率延迟函数,然后推导了建立在此函数基础上的高分辨率时延估计算法,给出了算法的具体步骤,分析了算法的性能,最后通过对比仿真和性能仿真证明了该方法具有低信噪比条件下高频谱分辨率的特点。     

C波段超短延时声体波延迟线

叙述了超短延时声体波微波延迟线的设计和制作。制作了工作频率４．２ＧＨｚ，延迟时间分别为５０ｎｓ和７０ｎｓ的器件。直通隔离度达８０ｄＢ和三次抑制大于１８ｄ