SAR自动聚焦处理器的设计与实现

合成孔径雷达(SAR)成像具有数据量巨大、算法比较复杂等特点。如何实时实现SAR成像的相关算法是嵌入式高性能计算领域一个值得研究的问题。针对SAR成像中多普勒调频率估计的经典算法PGA算法，阐述了算法的实时化改进。介绍了基于FPGA的SAR自动聚焦处理器的系统级设计及PGA算法到FPGA逻辑实现的映射过程。     

机载SAR实时运动补偿和成像的FPGA实现

提出一种基于现场可编程门阵列(FPGA)实现机载合成孔径雷达(SAR)实时运动补偿和成像的设计方案。该方案采用重叠子孔径算法和相位梯度自聚焦算法实现空变运动误差的补偿和成像。整个设计集成在一片Xilinx公司的Virtex-IV芯片中。该设计适用于发射线性调频信号的聚束式和条带式SAR数据处理。文中给出了详细的设计步骤,并对资源应用情况和运算速度进行了分析。最终成像结果表明,该设计方案完成了实时运动补偿及成像的功能。     

基于DirectDraw的合成孔径雷达图像实时显示

介绍了合成孔径雷达(SAR)图像实时显示技术。利用该技术并结合机载SAR实时成像处理器的硬件环境,实现了具有多种功能的滚动显示软件,软件开发采用了基于DirectDraw的技术。目前该软件已成功运行于中科院电子所研制的机载SAR实时成像处理器上。该项技术可方便地移植到其他类似的雷达图像显示系统中。     

基于FPGA+DSP弹载SAR信号处理系统设计

针对弹载SAR信号处理系统数据量大、信号处理实时性较难实现的问题,基于FPGA+DSP协同处理硬件结构,设计了一种弹载SAR信号处理系统。系统采用Xilinx公司的XC2VP30和TI公司的TMS320C6416处理器分别实现回波数据的预处理和成像算法处理,所设计的系统提高了成像处理的效率,解决了并行性和速度的问题,并通过外场轨道实验,验证了该系统的可行性。     

基于IODELAY原语SAR载荷模拟器延迟单元设计

针对星载合成孔径雷达中数传分系统接收数据时序拉偏测试需求,本文提出一种基于FPGA原语的SAR载荷模拟器延时单元设计与实现。该延迟单元采用IODELAY原语,通过时序约束实现正反向时钟拉偏功能。仿真与试验结果表明,该延迟单元时序调整范围可达-6ns至6ns,步进1ns,系统运行稳定,满足设计要求。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

基于FPGA的智能网络接口设计

为了实现一种基于FPGA及片上系统(SOC)的智能以太网接口设计,在FPGA内集成了PowerPC440硬核处理器、以太网络接口控制器IP(TEMAC)、DDR2控制器、通用串行接口IP核及定时器等;该设计使用Verilog HDL硬件描述语言,在ISE12.4下的嵌入式集成开发环境XPS下进行IP核定制、系统的集成设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SDK环境下完成片上系统软件程序的开发;最后在XILINX的Virtex-5系列FPGA器件上实现了具有千兆以太网络接口的智能片上系统,智能网络接口具有可重配置、可扩展性、灵活性、兼容性、功耗低等优点。     

基于存储技术的高速嵌入式处理器的设计与实现

SoPC(片上可编程系统,System on a Programmable Chip)在嵌入式系统中有着广泛的应用,通常用FPGA(现场可编程门阵列,Field Programmable Gate Array)实现.一类嵌入式处理器,例如小波变换处理器、压缩和解压缩处理器、FFT处理器,都可以采用基于存储技术的设计方法.FPGA的片内存储资源相对较少,如何有效地利用FPGA的片内存储资源实现高速的嵌入式处理器成为需要研究的问题.文中以FFT处理器为例说明这种方法的有效性,通过采用一种地址映射调度策略和两种无冲突操作数地址映射方式,减少了所使用的FPGA片内存储资源,提高了处理速度.该FFT处理器在实际系统中起到了关键作用.     

基于FPGA实现的星载SAR实时成像系统研究

针对星载SAR实时成像处理的研究目前主要集中在实时成像运算器(SAR processor),而未见到实时成像系统(SAR imaging system)的研究,提出了一种CS算法的星载SAR实时成像系统的体系结构,并基于FPGA实现了原型系统,该体系结构可以自主完成星载SAR实时成像,并具有良好的可扩展性,利用模拟信号源和高速数据记录仪对原型系统验证,1个信号处理单元在50MHz工作频率下,约11s内完成16384×16384个样本的星载雷达原始数据的成像处理,用4个信号处理单元就可达到为PRF为2000Hz的星载SAR的1:1实时成像要求.     

基于FPGA的在线电磁钢轨探伤系统

针对钢轨探伤的快速性要求,介绍了一种基于现场可编程门阵列(FPGA)的在线电磁钢轨探伤算法与系统实现方法。搭建了实验系统,实现了电磁感应信号预处理、采集、损伤特征提取和网络数据传输的功能,其中,激励信号合成、信号解调算法、ADC和DAC的时序控制、损伤特征提取由FPGA实现。通过FPGA的流水线、多通道并行设计,使接口芯片时序控制和损伤特征提取算法实现了同步,相对于单处理器处理系统提高了运算效率与系统的实时性。通过损伤探测实验,验证了损伤提取算法的正确性。对系统性能分析表明,系统在高速场景下有良好的应用前景。     

基于FPGA的No.7信令FISU过滤

针对CPU处理填充信号单元(FISU)存在的缺陷,分析No.7信令系统的初始定位和FISU处理过程,提出一种基于FPGA实现FISU过滤的设计方案,给出实现的原理框图、FPGA与CPU之间的通信机制和信号处理流程,使用ISE和ModelSim软件进行仿真。仿真结果表明该方案是正确、可行和有效的。     

曼彻斯特编码技术在测井数据传输中的应用研究

基于曼彻斯特码编码技术文章提出一种适用于石油测井下行数据传输链路的设计方案。采用Verilog HDL设计的曼彻斯特编、译码器,在ALTERA公司的QuartusⅡ6．0软件平台上完成了仿真,并在FPGA器件上实现了硬件测试．最后下行数据传输链路的发送端和接收端在6km的电缆模拟器上完成了系统测试。通过计算机仿真和工程实现验证了该设计方法的正确性和实用性。     

基于TS201系列DSP的PGA算法实现

相位梯度自聚焦(PGA)算法被广泛用于机载合成孔径雷达(SAR)成像中.由于其过程复杂,数据处理量大,为满足机载SAR实时处理的要求,选用具有强大处理能力的TS201 DSP.为了充分发挥TS201的性能,利用PGA原理和TS201处理器的特点,对算法流程进行优化,并且对最耗时的FFT采用了汇编语言实现,使得运算量和处...     

基于FPGA内嵌入式处理器的二维脉冲压缩

设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。     

调频连续波SAR数字接收机技术研究

针对调频连续波合成孔径雷达系统误差提取和校正困难的问题,提出了一种基于数字接收机的调频连续波合成孔径雷达系统方案.分析了去调频接收模式下调频连续波合成孔径雷达的回波特性,研究了系统误差对回波信号的影响,推导了在数字时域对回波信号进行正交解调、去调频接收处理以及系统误差提取的实现过程.数字接收处理的方法可以简单有效地提取系统的幅相误差,并进行校正.最后,通过实验仿真证明了该方法的有效性和正确性.     

基于FPGA内嵌入式处理器的二维脉冲压缩

设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。     

FPGA实时实现PGA算法的研究

合成孔径雷达(SAR)成像具有数据量巨大、算法比较复杂等特点.如何实时实现SAR成像的相关算法是嵌入式高性能计算领域一个值得研究的问题.FPGA以其高性能、可重构等优势,被越来越多地应用到嵌入式高性能计算领域中作为一种高效低成本的解决方案.针对SAR成像中多普勒调频率估计的经典算法--PGA算法,以FPGA作为实现平台,通过对算法的本质的挖掘,提出了适于FPGA实时实现的对于经典算法的改进算法.同时也阐述了将改进算法映射到FPGA实现的设计过程.实验结果表明,改进的算法较经典的PGA算法明显地减少了迭代次数,在SOC中通过硬件的运算精度能够满足系统的要求.     

基于HLA的SAR对抗数学仿真试验系统

为检验评估合成孔径雷达(SAR)对抗装备的作战效能,研发了基于HLA的SAR对抗数学仿真试验系统,主要用于开展相干视频信号的SAR对抗过程的建模仿真研究.在仿真战情驱动下,SAR场景模拟、平台、干扰、成像、视景仿真邦元以及在线评估邦元之间交互协同工作,既可以逼真的复现外场SAR实装对抗试验,又可以实现SAR对抗系统对作战对象的作战效能仿真与评估.系统突破了对抗仿真中大场景模拟、成像算法与关键对抗模型等关键技术,初步的仿真试验结果表明,系统设计合理;运行可靠;符合预期要求.     

星载SAR二维AGC的FPGA实现

阐述了一种适合于合成孔径雷达（SAR）接收机自动增益控制（AGC）的方法。该方法通过对AGC起控点设定上下两个门限，用采样数据的幅度统计均值与这两个门限比较，并通过逐次步进的方法得到接收机的增益控制量，从而使AGC环路收敛，不产生振荡。同时设计采用了二维AGC，既保留SAR图像中的对比度，又提高了接收机的动态范围。最后分析了由二维AGC所引起的视频信号毛刺对SAR图像的影响并给出了二维AGC的FPGA实现方案。实验证明，本文基于FPGA的二维数字AGC技术具有调节方便、反馈快捷和精度高的优点。