基于FPGA的PCI总线接口设计

论文介绍一种使用PCI宏核逻辑进行高效PCI接口设计的方法。该方法将PCI接口逻辑和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期,提高了系统集成度和性能。文章重点介绍了PCI接口逻辑的结构原理,分析了时序设计的要点,并给出了一种典型应用的软硬件设计方案和仿真结果。     

基于FPGA的PCI接口设计

介绍一种使用PCI宏核逻辑进行的更加简单高效的PCI接口设计方法。该方法将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期、提高了系统集成度和性能。重点叙述了ALTERA公司提供的32位TARGET接口宏核pci＿t32的原理和结构,分析了时序设计要点,给出了典型应用的逻辑设计框图和注意事项。     

基于FPGA的PCI接口设计

介绍一种使用PCI硬核逻辑进行简单高效的PCI接口设计方法。该方法是在已固化PCI硬核逻辑的FPGA中，设计PCI用户逻辑。重点叙述了QL5030中PCI硬核逻辑的原理和结构，分析了时序设计要点。给出了设计实例和注意事项。     

基于FPGA的PCI-64接口设计

该文介绍一种简捷高效的PCI接口设计方法:使用PCI兆核(MegaCore)逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里,便于仿真和调试,大大缩短了电子工程师的开发周期,减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑,特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项,最后应用于我们的系统--1Gbps64位PCI以太网卡接收器中。     

PCI总线接口的FPGA设计与实现

介绍了利用FPGA实现PCI接口设计的方法。通过分析PCI总线接口控制器基本功能,采用VHDL硬件描述语言完成各个模块的功能设计及时序仿真测试,重点从总体设计、内部通信、外部通信、总线状态机等方面做了详细介绍。经验证可满足PCI规范的时序要求,完成了PCI总线接口的FPGA实现。     

基于FPGA的PCI接口在高速绘图机上的应用

介绍了一种带FPGA的PCI接口的应用及设计方法。叙述了Quick PCI系列中的32位Target接口芯片QLS030的原理及结构，分析了目标写时序，提出了基于QLS030的高速绘图机上PCI接口卡的设计方案。本设计将PCI接口和PCI用户逻辑集成在一片芯片里，可以对整个逻辑进行仿真测试，缩短了开发周期，提高了系统的集成度和性能。     

基于FPGA的PCI-64接口设计

该文介绍一种简捷高效的PCI接口设计方法：使用PCI兆核（Megacore）逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里，便于仿真和调试，大大缩短了电子工程师的开发周期，减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑，特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项，最后应用于我们的系统——1Gbps64位PCI以太网卡接收器中。     

基于IP核的PCI总线接口设计与实现

一种在计算机工业测控系统中应用FPGA和软IP核实现PCI总线接口的方法。重点介绍了本地总线读写状态机的设计,3.3VFPGA兼容PCI2.2、5V规范的电气设计及其时序和布线问题,并给出了使用嵌入式逻辑分析仪实际捕获的信号时序。实验证明,该结构的PCI接口测控系统工作稳定可靠。     

PCI总线从接口的设计与验证

讨论了一种包括配置空间和I／O空间的从PCI（PCI-slave）接口电路的verilog HDL设计。重点介绍了顶层的系统架构,对其进行了功能分析和结构划分,并详细阐述了各子模块电路的设计和实现。根据PCI总线交易时序,给出使用有限状态机实现接收总线信号控制本地逻辑的方法。针对PCI时序的复杂性,提出了一种新颖实用的PCI系统验证方法,并重点讲述了组建验证平台的方法及其优点。通过编写测试激励程序完成了功能仿真,仿真和验证的结果表明,该接口电路在功能和时序上符合PCI技术规范,达到了预定的目标。     

基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用

介绍一种使用MEGACORE IP核逻辑进行的高效的PCI接口设计方法.该方法可将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试.重点叙述了ALTERA公司提供的64位MASTER、TARGET接口IP核PCI_mt64的原理和结构,以及基于此IP核在网络隔离系统内外网之间实现高速数据通讯应用.     

PCI总线目标控制器的设计与实现

比较了目前两种主流PCI目标接口的实现方式——使用CPLD／FPGA或者专用电路，分析了PCI目标控制器的接口和实现的功能，介绍了控制器的内部结构和控制逻辑以及如何对PCI主设备发起的操作做出响应。介绍了整个设计的仿真和验证，验证结果表明设计符合PCI局部总线规范。     

一种基于FPGA的PCI接口设计

针对传统PCI接口控制器应用局限性的问题,提出一种改进的基于FPGA的PCI总线接口的设计方案.对PCI总线接口的各功能模块进行介绍,重点介绍主/从接口状态机的结构和工作过程,用ModelSim软件对PCI接口的硬件设计进行功能仿真.仿真结果表明,该接口支持32/64位PCI设备,能够满足PCI总线的时序要求.     

基于FPGA的PCI总线接口设计与实现

文章提出了一种基于FPGA的PCI接口控制器的设计方案,重点叙述了PCI控制器核心的状态机的设计原理与结构,对时序设计进行了分析,并进行TN试仿真,经验证后速度和正确性均达到设计要求。     

基于FPGA的数据异或校验加速卡设计

介绍了一种基于FPGA的数据异或校验加速卡的设计方案。该方法将PCI总线接口和控制逻辑集成于一片FPGA中，提高了系统的集成度和可移植性。最后给出了异或校验模块的设计方案和控制逻辑的实现。     

基于PCI总线的HDLC通信卡的设计与实现

一种基于PCI9054和FPGA的HDLC通信卡设计方案和功能实现。介绍了该HDLC通信板卡的设计思路和系统组成、PCI总线设计的关键技术和FPGA的选型、简化HDLC协议的FPGA实现及接口控制逻辑,给出了该HDLC通信卡数据收发的时序图。     

基于PCI总线的指纹采集卡

介绍了PCI总线的性能特点和几种实现方法,根据应用电路的硬件实现周期选择了专用接口芯片PCI9054,研究了PCI9054的工作模式、数据传输的突发方式和EEPROM完成的功能,设计了一种基于PCI总线的指纹采集卡。通过分析指纹采集头的配置方式和I^2C总线时序,采用可编程逻辑器件模拟I^2C总线控制指纹采集头,得到适合相应识别算法的指纹数据。利用DdverStudio工具包生成框架,开发出驱动程序,并给出了最终的硬件设计方案。