一种基于新型寄存器结构的逐次逼近A/D转换器

介绍了一种10位CMOS逐次逼近型A/D转换器。在25 kSPS采样频率以下,根据模拟输入端输入的0~10 V模拟信号,通过逐次逼近逻辑,将其转化为10位无极性数字码。转换器的SAR寄存器结构采用了一种新的结构来实现D触发器。该转换器采用3μm CMOS工艺制作,信噪比为49 dB,积分非线性为±0.5 LSB。     

一种用于高精度D/A转换器的数字校准技术

介绍了一种用于400MSPS16位高精度电流舵D/A转换器的数字静态校准技术。该校准技术利用地址产生器、钟控比较器、SAR寄存器和校准DAC,构成逐次逼近式校准环路。利用该校准环路,可以自动完成高7位电流源阵列单元的校准,从而极大地提高电流源的匹配性。采用该校准技术的16位电流舵D/A转换器的DNL大于±0.5LSB,达到了真正的16位精度。     

一种超低功耗SAR A/D转换器

基于TSMC 0.18 μm CMOS工艺,设计了一种用于植入式生物传感器的超低功耗逐次逼近型(SAR)A/D转换器。采用改进的单调开关切换方式,实现了超低功耗。采用动态比较器,消除了静态功耗。采用改进的自举开关结构,提高了采样开关在低电源电压下的线性度。后仿真结果表明,该SAR A/D转换器在1 kS/s采样率、0.6 V电源电压的条件下,整体功耗仅为8.7 nW,有效位数达到9.76 位。     

一种12-b 125 kSPS全差分CMOS SAR A/D转换器

设计了一种基于1stSilicon0.25μmCMOS工艺的全集成SARA/D转换器。详细介绍了SARA/D转换器的基本原理、电路结构和仿真结果。该SARA/D转换器采用全差分结构,系统时钟频率为2MHz,精度12位,采样速率125kb/s,输入电压范围0～2.5V。在3.3V供电电压下,功耗为0.3mW,芯片有效面积为745μm×2000μm。     

一种基于电流输出DAC的逐次逼近A/D转换器

设计了一种12位逐次逼近A/D转换器.该A/D转换器具有四种信号输入范围,利用电阻网络使不同量程的模拟输入与内部DAC输出范围保持一致,从而使用相同的比较器和基准实现对不同范围输入信号的A/D转换;采用一种新型分段电流源结构,利用电流信号实现内部DAC及逐次比较功能.该电路采用2 μm LC2MOS工艺实现,其积分线性误差(INL)和微分线性误差(DNL)均为±1/2 LSB,最大转换时间为12 μs.     

一种2.5 V 1-MS/s 12位逐次逼近A/D转换器

设计了一种低功耗、中速中精度的单端输入逐次逼近A/D转换器,用于微处理器外围接口。其D/A转换器采用分段电容阵列结构,有利于版图匹配,节省了芯片面积;比较器使用三级前置放大器加锁存器的多级结构,应用了失调校准技术;控制电路协调模拟电路完成逐次逼近的工作过程,并且可以控制整个芯片进入下电模式。整个芯片使用UMC 0.18μm混合模式CMOS工艺设计制造,芯片面积1 400μm×1 030μm。仿真结果显示,设计的逐次逼近A/D转换器可以在2.5 V电压下达到12位精度和1 MS/s采样速率,模拟部分功耗仅为1 mW。     

用于A／D转换器的无冗余逐次逼近寄存器

本文介绍了一种用于Ｎ比特Ａ／Ｄ转换器逐次逼近寄存器，这种寄存器对Ｎ比特Ａ／Ｄ转换吕的２＾Ｎ个输出值进行编码，由于采用了最少数量的触发器（ｌｏｇ２Ｎ个）因此没有冗余码，且结构非常简单，这种技术还实现了区域最优和较小的误码率。     

一种10位10 MS/s自补偿SAR A/D转换器

基于SMIC 0.18 μm CMOS工艺,设计了一种10位自补偿逐次逼近(SAR)A/D转换器芯片。采用5+5分段式结构,将电容阵列分成高5位和低5位;采用额外添加补偿电容的方法,对电容阵列进行补偿,以提高电容之间的匹配。采用线性开关,以提高采样速率,降低功耗。版图布局中,使用了一种匹配性能较好的电容阵列,以提高整体芯片的对称性,降低寄生参数的影响。在输入信号频率为0.956 2 MHz,时钟频率为125 MHz的条件下进行后仿真,该A/D转换器的信号噪声失真比(SNDR)为61.230 8 dB,无杂散动态范围(SFDR)达到75.220 4 dB,有效位数(ENOB)达到9.87位。     

高速A/D转换器的研究进展及发展趋势

介绍了高速高精度A/D转换器技术的发展情况、A/D转换器的关键指标和关键技术考虑;阐述了高速高精度A/D转换器的结构和工艺特点;讨论了高速高精度A/D转换器的发展趋势.     

逐次逼近A/D转换器综述

从逐次逼近A／D转换器（SA-A／D）的工作原理出发，分别对其核心模块D／A转换器和比较器进行了讨论。SA-A／D转换器中的D／A转换器可分为电压定标、电流定标和电荷定标三种，重点分析了三种目前应用较多的并行电容、分段电容和RC混合结构。SA-A／D转换器中的比较器可分为运放结构比较器和锁存（latch）比较器，实际常常使用这两种结构级联的高速高精度比较器，并配合失调校准技术，达到较高精度。最后，简要总结了SA-A／D转换器的研究现状，阐述了其在精度、速度和功耗三个方面的发展状况。     

高精度高速度的模数转换器

在许多信号测量、信号处理系统中都需要将模拟信号转换为获得数字信号,在模/数转换中存在速度与精度的相瓦限制.为了克服这种限制,把输入信号宽广的动态频带范围和简化反锯齿波的需求有机的融合在一起,实现精简的设计程序,以此实现高精度的∑-△技术,最终达到高精度的要求.采用微分放大器实现信号缓冲和平移,使用过量程标志寄存器、内部增益寄存器与偏移量寄存器和低通数字有限脉冲响应滤波器(FIR)滤波器,以此达到高速度的要求.把实现高精度要求的技术和高速度要求技术有机的、综合的融合,不仅实现高速度、高精度的模数转换,而且使芯片的外围引脚更加合理简化,这就是ADI公司的AD7760芯片.     

一种超高速八位移位寄存器

介绍了一种超高速八位移位寄存器的设计和工艺制造技术。采用单元结构设计方法进行逻辑设计、电路设计、版图设计和整体设计,用3μm双埋层对通pn结隔离ECL技术进行工艺制作,其最高工作频率达到400MHz以上,工作温度范围为-55℃～85℃,比常规的TTL或者COMS移位寄存器工作频率高40倍。     

一种改进的高速高精度ADC数字校准算法

提出一种能快速收敛并具有鲁棒性的流水线模数转换器(ADC)数字校准方法。设计的ADC采用12级1.5位/级MDAC和一个6位高精度SAR ADC的结构。采用Altera FPGA,对该算法进行了验证。结果表明,用该方法校准的A/D转换器,在90.55 MHz输入频率下,SNDR可达到84 dB,DNL为-0.59/0.28 LSB,INL为-0.59/0.34 LSB。     

一种单片高速四位计数器／移位寄存器

本文介绍了一种双极单片高速ＥＣＬ电路四位计数器／移位寄存器。     

逐次逼近型(SAR)模数转换器在马达控制中的应用

引言 在一个典型的马达控制系统中(图1),马达相位线圈的电流和电压经由微控制器(μC)或DSP来测量和转换成数字信号.由于有高电压在马达相位线圈上,隔离的霍尔效应闭环传感器将马达的场信号转换成在A/D的输入范围内的电压信号.多通道SAR(逐次逼近)A/D转换器被用来做同步取样以得到正确相位信号.本文将分析闭环电流传感器及如何从A/D转换器实现最佳的信燥比.在此,我们采用ADS7864(6通道、12位、500KSPS)逐次逼近型A/D转换器.     

应用于可穿戴式设备的超低功耗SAR ADC研究与设计

针对便携式可穿戴移动设备的低功耗要求,提出了一种超低功耗逐次逼近型（SAR）模数转换器（ADC）。所提出的SAR ADC在数模转换器（DAC）电容阵列中设计了改进型电容拆分电路来降低系统的功耗和面积;并采用双尾电流型动态比较器架构降低比较器功耗。采用0.18μm CMOS工艺对所提出的SAR ADC进行设计并流片。测试结果表明在1.8V供电电压,采样率为50kHz的条件下,其有效位数为9.083位,功耗仅为1.5μW,优值55.3fJ,所设计的ADC适合于可穿戴式设备的低功耗应用。     

A Bio-Inspired Ultra-Energy-Efficient Analog-to-Digital Converter for Biomedical Applications

There is an increasing trend in several biomedical applications such as pulse-oximetry, ECG, PCG, EEG, neural recording, temperature sensing, and blood pressure for signals to be sensed in small portable wireless devices. Analog-to-digital converters (ADCs) for such applications only need modest precision (les 8 bits) and modest speed (les 40 kHz) but need to be very energy efficient. ADCs for implanted medical devices need micropower operation to run on a small battery for decades. We present a bio-inspired ADC that uses successive integrate-and-fire operations like spiking neurons to perform analog-to-digital conversion on its input current. In a 0.18-mum subthreshold CMOS implementation, we were able to achieve 8 bits of differential nonlinearlity limited precision and 7.4 bits of thermal-noise-limited precision at a 45-kHz sample rate with a total power consumption of 960 nW. This converter's net energy efficiency of 0.12 pJ/quantization level appears to be the best reported so far. The converter is also very area efficient (<0.021 mm²) and can be used in applications that need several converters in parallel. Its algorithm allows easy generalization to higher speed applications through interleaving, to performing polynomial analog computations on its input before digitization, and to direct time-to-digital conversion of event-based cardiac or neural signals     

一种12位双斜积分式A／D转换器

研究了一种高分辨率双斜积分式A/D转换器.通过理论分析和实验仿真,构造了一个采样速率为120 SPS、分辨率达12位的A/D转换器电路;给出了0.2%精度下采样值模数转换的仿真结果,并进行了分析,以验证这种电路结构的可行性及优势.