共查询到16条相似文献,搜索用时 122 毫秒
1.
2.
基于28 nm Polysion工艺,研究了在轻掺杂源漏区(LDD)提升掺杂浓度与掺杂碳源对PMOS器件的影响。实验结果表明,掺杂碳原子可以有效抑制硼的瞬时增强扩散效应(TED),并有效降低器件结深,降低漏电流。在P型轻掺杂源漏区(PLDD)提升掺杂浓度,可以有效提高电路速度,但会导致更严重的硼扩散与漏电流。通过研究不同浓度的碳原子与PLDD浓度对器件的影响,选取合适的碳源掺杂浓度并提高PLDD的掺杂浓度,在同样饱和电流的情况下器件具有更小的漏电流,可以提升PMOS器件的饱和电流与漏电流(Ion-Ioff)性能约6%。 相似文献
3.
基于不同掺杂浓度双量子阱OLED的磁电阻效应 总被引:1,自引:1,他引:0
采用1.5%,4.0%和6.0%3种不同的C-545T的掺杂浓度,在常温下制备了一种双量子阱结构的有机电致发光器件(OLEDs),其结构为ITO/2T-NATA(21nm)NPBX(50nm)/[Alq3:C-545T(20nm)/Alq3(3nm)]2/Alq3(17nm)/LiF(0.5nm)/Al,并研究了它们的磁电阻(MR,magne-toresistance)特性。实验结果表明,在室温以及相同的磁场强度和相同电压作用时,掺杂浓度越大,电阻率越小;且随着电压的增加,电阻率逐渐减小;C-545T掺杂浓度为6.0%的器件在V=10V和B=0mT时,器件的电阻率为42.24×103Ω.m;在10V驱动电压的作用和相同磁场强度下,掺杂浓度越小,器件的MR越小,且变化量较大;1.5%掺杂浓度的器件在50mT时获得的MR为-18.36%,且都表现出负磁阻特性。 相似文献
4.
5.
利用Sentaurus TCAD仿真软件,建立并校准了MOSFET仿真模型。分析了NMOS器件在重离子轰击下产生的SET波形。结果表明,轰击位置在漏极且入射角呈120°时,器件具有最大的峰值电流。通过建立MIX、TCAD、SPICE三种反相器模型并施加重离子轰击,研究了不同模拟方式下电路响应对SET波形的影响,指出了采用双指数电流源在SPICE电路中模拟的不准确性。采用MIX模型探究了器件结构及电路环境对SET波形的影响。结果表明,LET能量、栅极长度、轨电压和负载电容都会对SET波形脉宽及平台电流大小产生显著影响,说明了建立SET模拟波形时须综合考虑这些因素。 相似文献
6.
7.
8.
9.
介绍了一种65 nm 双阱CMOS工艺设计的六管SRAM单元的抗辐射性能。通过三维有限元数值模拟的方法,分析了SRAM单元的单粒子瞬态效应在NMOS管中的电荷收集过程和瞬态脉冲电流的组成部分,并提出一种高拟合度的临界电荷计算方案。双阱器件共享电荷诱发的寄生双极放大效应对相邻PMOS管的稳定性有着显著的影响,高线性能量传输提高了器件单粒子翻转的敏感性。电学特性表明,全三维器件数值仿真的方法能够有效评估因内建电势突变产生的瞬态脉冲电流。该方法满足器件仿真对精确度的要求。 相似文献
10.
11.
12.
基于Synopsys公司3D TCAD器件模拟,该文通过改变3种工艺参数,研究65 nm体硅CMOS工艺下PMOS晶体管工艺参数变化对静态随机存储器(Static Random Access Memory, SRAM)存储单元翻转恢复效应的影响。研究结果表明:降低PMOS晶体管的P+深阱掺杂浓度、N阱掺杂浓度或调阈掺杂浓度,有助于减小翻转恢复所需的线性能量传输值(Linear Energy Transfer, LET);通过降低PMOS晶体管的P+深阱掺杂浓度和N阱掺杂浓度,使翻转恢复时间变长。该文研究结论有助于优化SRAM存储单元抗单粒子效应(Single-Event Effect, SEE)设计,并且可以指导体硅CMOS工艺下抗辐射集成电路的研究。 相似文献
13.
14.
在室温条件下 ,研究了辐照偏置、总剂量和剂量率对 PMOS剂量计辐照剂量记录 -阈电压的稳定性影响 ,观察了辐照后阈电压在不同栅偏条件下的变化趋势和幅度。分析认为慢界面陷阱中电荷的“充放电”是造成不稳定的首要原因。结果表明 ,该种由慢界面态造成的阈电压变化在每次开机测量下具有重复性。讨论了在 PMOS剂量计中提高稳定性的办法。 相似文献
15.