共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
分析了模拟合并单元的采样值映射模型和实现方法,利用同步采样技术,将传统PTCT的模拟交流信号构建成符合IEC60044-7/8和IEC61850-9-1标准的采样值映射,从而在传统变电站的基础上直接奠定IEC61850标准的数据基础。提出并验证了模拟合并单元的测试方案。该模拟合并单元已在数个110 kV变电站数字化工程中得到了应用。 相似文献
3.
分析了模拟合并单元的采样值映射模型和实现方法,利用同步采样技术,将传统PTCT的模拟交流信号构建成符合IEC60044-7/8和IEC61850-9-1标准的采样值映射,从而在传统变电站的基础上直接奠定IEC61850标准的数据基础.提出并验证了模拟合并单元的测试方案.该模拟合并单元已在数个110 kV变电站数字化工程中得到了应用. 相似文献
4.
一种遵循IEC 61850标准的合并单元同步的实现新方法 总被引:16,自引:9,他引:16
简要分析了电子式互感器和保护控制设备接口的相关国际标准,指出合并单元的设计是实现此接口的关键因素。就遵循IEC61850-9-1标准设计合并单元时所面临的同步问题,分析了需具体实现的功能,并提出了一种利用现场可编程逻辑门阵列器件解决的新方法。此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样,在同步输入时钟受到干扰或短时丢失时,可对其进行实时跟踪和判断,从而在输入时钟恢复正常后实现合并单元的快速同步。软件仿真和实验结果均证明了此方法的有效性。 相似文献
5.
合并单元是实现基于IEC61850标准的数字化变电站自动化系统的过程层主要设备。简要介绍了合并单元的定义及其相关国际标准,提出了一种基于IEC61850-9-1标准采用嵌入式技术的合并单元的实现方案,并对该方案的主要组成部分的实现进行深入的研究分析和详细的阐述。实验结果表明该合并单元具有较高的可靠性和较强的实用性。 相似文献
6.
7.
阐述合并单元的数据采样原理,针对220kV云会智能化变电站合并单元采样值频繁中断的原因进行探讨,并提出解决方案. 相似文献
8.
9.
合并单元是电子式互感器与间隔层设备接口的重要组成部分,本文针对合并单元提出了一种高效率、低成本的实现方法,具有较高的实用价值。文章着重阐述了硬件设计方案,并给出了软件流程图,最后对合并单元传输采样值传输规范IEC61850-9-1和9-2进行了简单的比较,为工程实际应用提供一定的参考。 相似文献
10.
数字化变电站中采样值同步技术研究 总被引:13,自引:1,他引:12
认为采样值同步技术是实现数字化变电站过程总线通信的难点之一。阐述了基于外部源的硬接线同步和基于IEEE 1588的网络同步两种方案,指出方案实现的关键因素,从硬件设计、同步误差、冗余性和互操作性等方面对这两种方案进行了分析和比较。研究结果对数字化变电站中采样值同步设计具有参考意义。 相似文献
11.
12.
介绍了当前数字化变电站系统架构,提出了一种基于IEC61850协议的数字化测控装置的软硬件设计方案.装置硬件由可插拔的功能模件组成,模件之间通过现场总线交互信息.数字化交流量采集和控制模件采用MPC8247和TMS320F2812型DSP为硬件平台.MPC8247负责接收以太网上交流量数据,TMS320F2812对数据进行重采样和计算.对同期合闸等关键技术进行了研究,提出了一种拉格朗日插值的重采样方法和注意点:重采样数据必须实时、连续、准确,而且要求频率跟踪,4点缺一不可,否则将造成合闸动作不正确.实际结果表明,交流量采集精度满足GB/T13729国家标准的要求,同期操作正确、可靠.该装置已在国内某500 kV数字化变电站中得到应用. 相似文献
13.
数字化变电站自动化系统开发建议 总被引:7,自引:0,他引:7
随着电子式互感器或合并单元的使用,数字化变电站自动化系统的设计和应用将会产生许多新问题.通过讨论罗列了一些此类问题,有些是厂商单独可以解决的,有些则需要在厂商之间协调一致才能解决.IEC 61850标准并不仅仅意味着采用统一的协议、模型,还意味着开发者在对采用IEC 61850标准的系统进行开发时,要转变思维方式,采用新的功能实现方式,才能达到IEC61850标准所希望的目标.对采用IEC 61850标准的系统在开发过程中出现的新特点和需要解决的新问题进行了探讨,并提出了解决思路. 相似文献
14.
15.
16.
介绍了在合并单元功能实现中FPGA高实时性、高精度、高可靠性的应用,重点介绍了采用FPGA实现合并单元点对点SV报文收发的方法,通过FPGA实现合并单元时间同步及守时的原理及方法。在点对点SV报文收发过程中,FPGA控制DM9000C,将接收到的SV报文放在FIFO中缓存,并通过内部定时器对接收的报文打时标,在SV报文接收的间隙,FPGA配合CPU精确地控制SV报文的发送时间,保证其离散性控制在100 ns以内。在对时状态下,通过FPGA解析B码和和1588对时信息,保持合并单元的时间同步,并采用跟随算法记录秒脉冲时间间隔。在丢失外部同步信号时,FPGA时间同步模块无缝切换到守时状态,并能在长时间内保证合并单元的守时精度。 相似文献
17.
介绍了一种电子式互感器合并单元,该合并单元采用FPGA+DSP的硬件架构。该合并单元利用FPGA的实时性能,保证接收互感器数据以及同步脉冲的实时性;利用DSP的数据计算能力,采用抛物线插值算法,同步各互感器的采样数据。合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准。IEC60044-8标准的接口为串口,有通信方式落后,通信效率低等缺点;IEC 61850-9-1标准接口为以太网,合并单元与智能设备间采用点对点通信方式,其跨间隔通讯效率低;本合并单元采用IEC61850-9-2标准,采样数据包支持网络传输模式。 相似文献