嵌入式软件测试的数据获取技术

测试数据获取是嵌入式软件测试的关键技术,其准确性.实时性和可靠性对测试质量有决定性影响.嵌入式软件测试需要根据软件特性和测试要求对数据获取方法进行定制设计.针对侵入式的软件插桩测试技术,着重研究了硬件采集、硬件收发、纯软件方式的插桩实现过程.对非侵入式的边界扫描技术和虚拟仿真技术的数据获取原理进行了分析,并提出了嵌入式开发测试一体化集成应用和全生存周期嵌入式软件开发,测试与管理的思想,指出了嵌入式软件测试的新方向.     

嵌入式软件语句覆盖率测试插桩技术

针对基于宿主机的嵌入式软件测试,提出一种单元测试中通用的语句覆盖率测试方法,通过插桩技术,采用向源代码插桩实现语句覆盖率测试。设计了测试代码的实现算法,通过测试代码可以自动完成向被测代码插桩。这些方法被成功地应用到笔者所在项目组开发的嵌入式软件仿真测试平台ARMtest上。利用这些方法,在嵌入式硬件系统未完成开发之前,可通过宿主机环境和仿真环境及时发现嵌入式软件开发初期的一些不足并加以完善。     

基于多级片上总线的并行图像处理系统设计*

采用基于平台级FPGA的SOC设计方法, 设计了一种基于多级PLB总线的可扩展并行图像处理系统。系统采用总线桥并行扩展处理单元来增加系统处理性能和扩展存储访问带宽;通过数据分发模块实现图像数据输入与处理流水线操作。时序功能仿真与硬件实现表明,该设计能灵活高效地实现系统结构的并行扩展,显著提高了系统并行处理性能。     

基于SOPC的多模式显示接口设计与实现

在多种工作模式下,雷达系统的显示需求差别很大,这对其显示接口的统一化设计造成了较大的困难。文中分析了雷达在各种工作模式下显示数据的特点,重点介绍了一种高速显示接口的设计与实现方案。该接口模块与主机采用RapidIO总线互连,核心显示控制功能基于SOPC技术,采用专用硬件处理逻辑和嵌入式软件结合的方式实现,可完成多种工作模式下图像数据的统一化高速处理及显示。经过测试和验证,该接口具有高速、高集成度的特点,可完全满足系统的统一化显示需求。     

基于SOPC的多模式显示接口设计与实现

在多种工作模式下,雷达系统的显示需求差别很大,这对其显示接口的统一化设计造成了较大的困难.文中分析了雷达在各种工作模式下显示数据的特点,重点介绍了一种高速显示接口的设计与实现方案.该接口模块与主机采用RapidIO总线互连,核心显示控制功能基于SOPC技术,采用专用硬件处理逻辑和嵌入式软件结合的方式实现,可完成多种工作模式下图像数据的统一化高速处理及显示.经过测试和验证,该接口具有高速、高集成度的特点,可完全满足系统的统一化显示需求.     

面向火炮火控系统的嵌入式软件测试平台

火炮火控系统属于软件密集型装备,其嵌入式软件对其性能有着重要影响,而软件测试是保障其效能的重要途径。从火炮火控系统鉴定的需求出发,在借鉴通用嵌入式软件测试技术的基础上,充分考虑其测试具体要求,设计了功能测试和性能评价的方法,并设计实现了一个测试平台。平台采用模块化结构交付所需的功能部件,通过从火控系统总线注入数据并采集结果的方式实施测试,有效满足了测试人员对火炮火控系统嵌入式软件鉴定的要求。应用表明,该平台具有很好的针对性和适用性。     

面向火炮火控系统的嵌入式软件测试平台

火炮火控系统属于软件密集型装备,其嵌入式软件对其性能有着重要影响,而软件测试是保障其效能的重要途径。从火炮火控系统鉴定的需求出发,在借鉴通用嵌入式软件测试技术的基础上,充分考虑其测试具体要求,设计了功能测试和性能评价的方法,并设计实现了一个测试平台。平台采用模块化结构交付所需的功能部件,通过从火控系统总线注入数据并采集结果的方式实施测试,有效满足了测试人员对火炮火控系统嵌入式软件鉴定的要求。应用表明,该平台具有很好的针对性和适用性。     

GLONASS捕获系统中FFT核复用关键问题

根据GLONASS卫星信号组成和特性及其伪码捕获原理,运用并行码相位捕获算法在MATLAB环境下完成GLONASS卫星信号的捕获仿真,同时根据MATLAB下建立的仿真平台,设计了基于此方法的FPGA具体实现电路;为了满足FFT运算点数的要求,采用数据Sinc内插滤波器对数据进行精确内插,将输入的62000点数据内插为4096点,同时为了复用FFT核,分别采用了加快C/A码读取速度的方法、运用状态机的状态值加上数据指数项的数据截位方法;最后通过Xilinx的ISE软件调用Modelsim对整个捕获模块进行仿真.仿真结果表明:该系统实现了GLONASS信号的捕获,满足了接收机系统功能和性能的要求,可直接用于GLONASS实时接收机系统的设计中.     

基于FPGA的以太网与1553B网络接口设计

设计了一种以太网与1553B网络接口,计算机通过该网络接口可方便地实现1553B总线设备的实时监控。详细阐述了硬件设计方案及各逻辑单元的设计方法,整个设计完全采用硬件逻辑实现,将1553B总线信息的编解码、W5100控制逻辑、数据缓存逻辑集成在一片FPGA内。实验结果表明,该网络接口可以稳定地实现以太网数据帧与1553B信息字的数据交换,满足航空航天测控系统数据通信设备的要求。     

基于FPGA与ARM单片机的CAN总线分析仪设计

针对CAN总线网络通信质量分析、测试和验证的需要,论证了一种基于ARM单片机与FPGA完成的CAN总线分析仪设计;该分析仪采用集成的CAN控制器与专用总线电平采样双通道信息采集硬件结构;采用单片机及基于FPGA的专用电路完成对CAN网络的实时通信数据的收集与监控;采用PC机完成数据分析与参考信息显示;文章详细讨论了分析仪硬件的具体设计;分析了CAN总线通信波特率的自动检测、总线故障的检测与定位方法;最后结合软件设计给出了所设计的CAN总线分析仪的实测试验结果,可实现总线报文的正常监测、总线状态分析与错误检测功能。     

嵌入式软件路径覆盖测试数据采集

分析嵌入式软件动态测试的特点及路径覆盖测试策略,设计动态测试数据采集处理框架,其中包含程序分析与插桩、测试数据采集传输、测试结果分析与处理3大子系统。以静态分析结果指导插桩,采用消息队列机制采集传输数据,并利用测试结果制作初步测试报告。通过测试实例分析模拟采集、处理一条路径数据的过程,证明该框架的可行性。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

非干涉测试中的数据流处理算法

嵌入式软件非干涉测试(NIT)方法[1]是一种不在被测软件中插桩的白盒测试方法,NIT以采集被测软件运行时处理器总线数据得到的数据流为依据进行分析,实现对被测软件的测试与评估[1]。NIT的关键问题在于如何实时分析处理器总线数据流,获得其实际执行的指令序列。为此提出了一种通用的实时数据流分析算法——滑动窗口分析算法,并对该算法的正确性、复杂度和工程实现进行讨论。     

基于FPGA的可加密USB存储设备设计

基于FPGA的可加密USB存储设备的设计过程,介绍了FPCA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明,并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程,由高速传输总线进行数据传输。具有实时性好、安全性高等优点。     

一种嵌入式软件的组合测试指标获取方案

为了获取组合测试中适应值函数所需要覆盖率、测试运行代价等信息,设计实现了基于嵌入式软件源代码插桩的指标获取方案。该方案使用交叉开发环境,完成了对源代码语法、词法分析,插桩库和插桩策略的制定,目标机／宿主机通讯方式设计,获得了语句覆盖率、分支覆盖率、运行时间、被测程序程序复杂度等关键指标,并以图表的方式提供统计结果,为组合测试设计适应值函数,进行测试用例约减提供了依据。     

用Xilinx FPGA实现DDR SDRAM控制器

DDR SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能。DDR SDRAM需要特定的DDR控制器才能完成与DSP、FPGA之间的通信。由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDR SDRAM控制器。该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术。     

基于FPGA多通道总线转换器设计

针对星载总线的测试特点,本文设计了一种基于FPGA多通道总线转换器,实现了USB接口与CAN、三线、RS485、RS422接口复合类型总线的数据交互,同时实现了总线数据长度的自由配置.本文从转换器的硬件构成、PC端的数据封装、FPGA设计思路几个方面对系统进行介绍.设计方案分别通过了基于ModelSim和硬件测试平台的...     

基于Avalon总线的双口RAM与PCI总线数据交换的设计

基于 实验室的某 同步数据采集卡 项目 要求, 需要设计一个数据共享存储器 。 对此项目进行研究分析后, 在 可编程逻辑器件 FPGA 的基础上 设计 了 基于 Avalon 总线 的 单时钟真双端口 模式 的双口 RAM 共享存储器 。 设计该存储器的目的是实现 数据在 FPGA 和上位机之间的双向传输, 为了避免 数据在高速 交换时信息丢包的 现象 的出现 采用奇偶 交换 页的 关键 思想完成 该项目 数字量和时标信息 的 交换。 最后对 所设计的 基于 Avalon 总线的 单时钟真双端口 模式的 RAM 进行 功能方面的 验证测试, 对结果进行了分析发现 所设计的双口 RAM 实现了 数字量和时标信息 在 FPGA 与 计算机 之间 高速有效且不丢包的实时传输。 该设计充分利用了 FPCA 现有 的存储资源,减少了电路设计的复杂性 ,同时达到数据 的 高效率 传输。     

基于FPGA的磁盘阵列校验卡的设计与实现

本文给出了一种采用Altera公司的Cyclone系列EP1C12Q240C8的FPGA芯片设计磁盘阵列校验卡的硬件电路的方法。该设计采用了并行的思想,令数据在PCI总线上的传输过程和校验计算过程在时间上重叠,使得整个校验过程耗费的时间等同于数据在总线上传输的时间,从而最大限度地提高了校验性能。设计经软件仿真和硬件实现,结果表明电路性能
可靠。     

基于FPGA的多路无串扰超声测距系统的设计与实现

本文给出了一种基于现场可编程门阵列（FPGA）的多路无串扰超声测距系统的设计与实施方案。在前期设计的超声收发一体的硬件电路基础上,本文采用FPGA作为整个测距系统的核心,用于控制编码超声序列的收发及实现基于相关算法的测距。系统中采用有限状态机设计思想,充分利用FPGA中存储器资源。基于前期对不同种类的编码与调制组合性能的评估,本文选择了Gold序列结合二值频移键控调制方式激励超声换能器。为降低回声相关计算的复杂度和减少FPGA内资源占用,采用二值极化相关的方法处理回声信号以捕获渡越时间。实验测试结果表明,该测距系统在35厘米到420厘米的范围内可实现10毫米的测距精度,并可有效消除超声串扰。