共查询到18条相似文献,搜索用时 46 毫秒
1.
基于信号完整性的高速数据采集传输系统设计 总被引:1,自引:0,他引:1
高速PCB设计中必须面对信号完整性问题,并采取有效措施;基于信号完整性分析的高速PCB设计流程能够缩短产品开发周期,降低开发成本;根据这个流程设计了一个高速数据采集传输系统,仿真结果表明电路的信号完整性问题得到了改善,对数据采集系统的性能进行测试后表明AD的动态有效位数达到了10位;说明了在高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的。 相似文献
2.
3.
4.
梁龙 《单片机与嵌入式系统应用》2010,(10):12-14,17
在高速PCB设计过程中,仅仅依靠个人经验布线,往往存在巨大的局限性。介绍利用Cadence软件对高速PCB进行信号完整性仿真。结合以CycloneⅡ为核心的远距离无线通信系统控制模块的PCB设计,利用Cadence的SPEEC-TRAQuest,提取器件的IBIS模型,确定关键信号线的拓扑结构,做信号完整性仿真。依靠仿真结果指导设计和制作,极大地提高了电路设计质量,缩短了研发周期。本文主要介绍反射和串扰仿真。 相似文献
5.
高速DSP数据采集的信号完整性问题 总被引:3,自引:0,他引:3
深入研究高速数字电路设计中的信号完整性问题;分析电路中破坏信号完整性的原因;结合一个实际的DSP数据采集系统,阐述实现信号完整性的具体方法。 相似文献
6.
随着高速数字电路和高集成度芯片技术的飞速发展,电路中的信号完整性问题日益严重。这些问题的出现给系统硬件设计带来了更大的挑战,高速PCB的信号完整性设计已经成为系统设计能否成功的主要因素。本文研究了高速PCB的信号完整性问题。 相似文献
7.
雷达高速数字电路模块(基于VPX总线)的高速数字接口测试过程中,针对出现的高速数字信号质量不理想的问题,分析了该现象出现的原因并最终提出了保证测试过程中高速信号的信号完整性的解决方案:在高速信号连接电路设计中避免出现多个终端输出。实验结果表明,高速信号接口单一输出端的高速信号质量相比多个输出端的信号质量有明显改善,信号误码率优化了e10倍;通过眼图测量,信号速率为1.25Gbps时单一输出端的高速信号眼高为8.9uW,眼宽为730ps,多个输出端的信号已经无法形成眼图。验证了高速数字信号测试时为了保证信号完整性应避免出现多个终端输出的正确性。 相似文献
8.
新一代运载火箭时序仿真系统具有数字电路速度快、集成度高的特点,系统要求发出多路高精度时序、时串信号以满足新一代运载火箭地面测试设备的检查与校准需求,因此信号完整性问题在系统设计中不容忽视;针对仿真系统的典型模块(USB 3.0 Superspeed差分线、FPGA外设数据走线、时钟走线)进行建模分析仿真得出PCB硬件电路设计参数,给出时序仿真系统设计信号完整性问题的抑制和解决方法,优化了板级信号质量,改善系统可靠性、工作连续性和输出精度,可有效提高新一代运载火箭测试效率和测试可靠性. 相似文献
9.
10.
11.
以FPGA为核心构建了一个高速信号采集系统,结合该系统讨论了破坏信号完整性的原因及其解决方案,并借助器件的IBIS模型和HyperLynx软件进行了仿真分析,仿真结果说明解决方案有效可行. 相似文献
12.
13.
14.
反射是破坏信号完整性的原因之一。在充分考虑了反射的基础上,结合一种基于DSP和FPGA的雷达处理机的硬件设计,阐述了控制反射的具体方法。端接电阻和控制传输线长度可以控制反射。通过SpecctraQuest工具仿真得出的分析结果和实测结果,验证了该方案可以避免信号完整性的潜在影响。 相似文献
15.
在当今的电子设计过程中,信号完整性问题的研究和处理已经成为不容忽视的重要环节。在电路的设计初期
要利用电路设计软件仿真,充分考虑可能出现的问题,及时发现及时解决,节约成本,缩短产品开发周期。文中给出了在Altium
Designer 中的仿真波形,从仿真结果可以清楚地看到采取不同的解决办法,信号完整性问题改善的效果不同,因此要根据
电路设计的实际需求采用合适的最佳解决方案。 相似文献
16.
基于DSP+FPGA的高速信号采集与处理系统的信号完整性分析 总被引:1,自引:0,他引:1
在分析各种破坏信号完整性的原因的基础上,结合一个基于DSP+FPGA结构的信号采集和处理系统,阐述了实现信号完整性的具体方法。 相似文献
17.
18.