高度并行计算机的存储器系统

利用高度并行的SIMD计算机，如CLIP4，DAP，MPP，连接机CM－2和MasPar MP-1，已经实现了并行处理在速度上的最大提高，计算主要是针对诸如图像处理，图形处理，液体流动模拟和其它使用2D和3D方程组的课题，应用的范围目前受到如下一些因素的限制：第处理部件缺乏寻址自主性，输入／输出瓶颈，数据传送能力不足和运算能力不足等。其中有些限制因素可以通过改善这些结构的存储器系统加以克服，存储器技术的发展使存储器芯片上可以集成大量逻辑电路，有可能大幅度提高存储器子系统的灵活性。本文讨论存储器的某些最新进展，提出如何增强高度并行SIMD计算机存储器系统性能的建议。     

计算机存储器结构的进展

计算机存储器结构指的是那些存储数据元和程序执行时有关信息的硬件。它对计算机的使用和程序设计有很大的影响。自从商用电子数字计算机问世以来,存储器硬件在速度、容量、体积大小、价格和可靠性方面已取得很大的进展。在体系组织方面也已有很大的变化。本文从软件的角度评论典型计算机的存储器结构。着重阐述在满足各种类型数据元和数据结构的软件要求方面存储器结构的进展。本文论述存储器结构向高级语言方面发展改进的实质。     

并行存储器的效率

本文论述了以增量a(常数)访问M个体组成的并行存储器时,存取碰头和(a,M)的关系,这里(a,M)表示a和M的最大公因数。对并行存储体台数为素数和2~n的平均效率给出了定量的表示。该表示式指出素数台的并行存储器总比2~n好。     

素数个模块的并行或交叉存储器实现方案

本文对多处理机中通常使用的并行或交叉存储器,进行了模的个数对存储冲突的影响的分析,并建立了在模块数分别为2~n和素数时存储有效宽度的数学模型。最后对模块数为特殊素数(2~n±1)时导出了两种地址转换的硬件实现方案。     

存储器式的逻辑计算机的EFL结构

LIM(逻辑存储器)结构使得计算机系统的中央处理部件以规则的陈列与存储器结合在一块。这些陈列单元本身就是很规则的,可以采用统一的双层EFL结构。此种结构是改进了的电流型逻辑,易于大规模集成,用与普通射极耦合逻辑(ECL)门相当的功耗和硅片面积就能实现三级逻辑。它还允许用单一结构组成△型门闩触发器。在LIM的数据传送和顺序陈列的例子中,这种结构的能力得到了证明。     

并行存储器中的存储方案

考虑了在多处理计算系统中的独立存储体中数据存储的各种斜移方案。介绍了有关同时要求存储器利用率为百分之百,而访问公共存储阵列部分时又不碰头的结果。表明在一定条件下,这两个要求都不能满足。而在另外的条件下,线性斜移就够了,而非线性斜移不提高性能。     

并行读写快擦写式存储器

由AdvancedMicroDevice公司推出的Azn29DL800快擦写式存储器可以使系统在写入的同时读出数据，而不需要停止写人操作，就象目前的电路含有两个并行操作的存储器。因此该芯片能通过取消对附加存储装置（SRAM或EPROM）的需要而降低系统成本．容量为SMbit的快擦写存储器操作时只需2．7V的电压，而且当时钟频率为SMHz时，读出操作过程中的电流为10mA，边读边写时为30YnA，而备用状态时仅为IInA。所以，该芯片既能执行边读边写操作，也能执行边读出边编程操作，还能以90us的时间快速存取。为了达到这一水平，该芯片在内部组织成两个存…     

计算机的随机存储器

随机存储器（Random＾ccessMemorr，RAM）也叫生存，俗称内存（Memory），其广意指计算机中的各种内存，而RAM只是其中的一种。RAM做为组件称为内存条，它的技术、性能及容量等随着CPU的更新而不断更新与提高，以适应更快更好的CPU运行的需要。RAM一般分为两类：动态RAM（DpoamicRAM，DRAM）及静态RAM（StstiCRAM，SRAM），由于SRAM的读写速度远决于DRAM，所以PC中SRAM大都作为高速经存（Cach）使用，DRAM则作为普通的内存和显示内存使用。RAM的特点是可以随时存取数据，但是一旦断电，保存在其中的数据就会全部…     

并行计算机

本文概述了并行计算机的种类、结构及影响并行机效率的因素，阐述了并行计算机的发展现状和趋势，众所周知，目前世界各国都在争相发展并行计算机，研究开发新型高速的并行机已成为各国争夺高性能计算机霸主地位的主要目标，各国均不异投入大量人力物力和财力，因此基发展极为迅速，竞争极为激烈。随着神经网络的再度兴起以及其应用的日益广泛，神经计算机的研究日显重要。由于神经网络本质上的并行性，因此它的实现与并行处理技术和     

并行计算机

本文概述了并行计算机的种类、结构及影响并行机效率的因素，阐述了并行计算机的发展现状和趋势众所周知，目前世界各国都在争相发展并行计算机，研究开发新型高速的并行机已成为各国争夺高性能计算机霸主地位的主要目标，各国均不惜投入大量人力物力和财力，因此其发展极为迅速，竞争极为激烈。随着神经网络的再度兴起以及其应用的日益广泛，神经计算机的研究日显重要。由于神经网络本质上的并行性，因此它的实现与并行处理技术和并行机紧密相关，大量的并行操作无疑会加速神经网络的计算。为了用与人脑不同的物质，实现同人脑一样的并行信息处理的仿神经计算机，首先要开发的就是能进行高速、超并行处理的计算机，因此探讨一下并行处理技术及并行机的发展现状、现存的问题和今后的发展趋势很有必要。     

并行无冲突存储器的存储模式

本文着重讨论在怎样的存储模式下,并行存储器能最有效地实现二维方阵的无冲突访问,且使调整网络NW_1和NW_2较易实现;同时对任意阶方阵的存储模式进行了研究,给出一个重要的构造定理;最后利用4阶方阵构造一个由16个存储体组成,能实现并行无冲突访问的存储模式及调整网络,使其没有存储单元冗余、实现方便等优点。     

具有串联结构系统的预测控制及并行设计

对具有串联结构的多干扰系统提出了在线ＤＭＣ控制方案，并在已有ＤＭＣ控制的基础上给出并行算法及结构上的设计，这种多闭环的近似模型的扩展ＤＭＣ方法使系统的稳定性、抗扰性及鲁棒性都达到了指标。由于设计中充分利用了系统的冗余信息及并行性，使系统的快速性得到很大提高。     

具有主从结构的并行人工萤火虫群优化算法

基本人工萤火虫算法存在着易陷入局部极小、收敛速度慢等缺点。将算法的处理对象分为若干个子群,采用“雇主/工人”结构,提出了一种具有主从结构的并行人工萤火虫群优化算法。通过8个典型函数测试,实验结果表明所提出的算法在减少计算时间和避免陷入局部最优等方面具有较好的表现,从而提高了人工萤火虫算法整体性能。     

并行计算机I／O子系统结构分析

本文分析了并行计算机Ｉ／Ｏ子系统逻辑模型,并从Ｉ／Ｏ子系统物理接口、Ｉ／Ｏ子系统分布与互连以及Ｉ／Ｏ结点内部结构三方面详细对比、分析子Ｉ／Ｏ子系统的物理实现。     

基于编译器控制流结构测试用例的生成

测试用例的产生策略是软件测试尤其是编译器测试的一个热点研究领域，测试用例的质量不仅决定了软件测试的科学性，还决定着软件测试的有效性和完整性。本文针对编译器测试中对控制流的测试，提出NAP算法，通过该算法可以生成相关的各种控制流结构。实验证明，NAP算法对编译器控制流的测试有很强的针对性和通用性。     

一种并行高速读取的存储器模型

为解决高速CPU与低速主存储器两者速度的平衡和匹配问题,提出一种并行高速读取的存储器模型,对其结构组成、基本原理、数据读取算法以及时间估算作了分析,最后通过仿真实验验证了其正确性和可行性.该模型具备一般的猝发式存储器和双端口存储器的数据读取特点,可以高速读取成组连续数据,大幅度地提高了微处理器系统的整体性能.     

并行计算机的结构和程序设计方法综述

本文是对并行计算机结构和程序设计方法的综合论述。所谓并行性将在二进位级、操作级和算法级的意义上加以定义。讨论了某些理论和实际问题:首先,给出了算术表达式和线性递归的快速计算方法;其次,分析了整个程序和某些试验结果;最后,讨论了计算机结构中的各个部分,包括处理机、存储器和连接调整网络。