利用MAX+plusII平台拓展EDA硬件功能

为了方便操作,减少失误动作,有些数字电路仪器装置的设计,尽可能减少了能够由操作者变通的硬件部分。但由于电路已经固定,随之带来的问题是人们只能在设计者框定的范围内操作或实验,使得实验的范围和灵活性大打折扣。针对某些CPLD/FPGA实验仪器设备的类似缺陷,利用MAX+plusII平台的管脚锁定重新定义功能有效地解决了这一问题,并具体展示了这一过程。     

基于MAX+plusⅡ的函数信号发生器设计

MAX+plusⅡ是完全集成开发环境的软件,可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程。采用层次设计输入方法设计了一种函数信号发生器,介绍了系统分析及设计过程、仿真结果,并对仿真结果进行分析,确认了该设计方法的可靠性和可行性。     

应用MAX+PLUSⅡ进行电子设计的两种方法

介绍了应用MAX PLUSⅡ进行电子设计的2种方法：图形输入法和本输入法，并对它们加以比较，可以看到2种方法各有优缺点，可根据实际情况，采用相应方法，进行电子设计，以达到最佳设计效果。     

基于CPLD/FPGA技术的数字系统设计

概要介绍在ALTERE公司研制的MAX＋PLUSⅡCPLD软件开发系统上，进行数字系统设计的特点、方法。并列举了应用在系统编程的用户片，实现十字路口交通灯控制系统设计的过程。     

基于EDA技术的数字系统的系统综合方法探讨

利用在系统可编程逻辑器件CPLD和FPGA芯片进行数字系统设计时，采用不同的设计算法，对芯片资源的利用率会有不同的结果；因此，用VHDL源代码进行数字系统的设计实现时，为提高芯片资源的利用率，降低功耗，从设计开始就必须考虑一种适合于VHDL源代码综合和能够优化利用所选用芯片资源的设计算法；将系统按功能划分、按多进程进行算法描述，用VHDL源代码描述和综合，最后通过网表文件可得到综合结果；经综合结果分析，可找出一种最优的芯片内逻辑门阵列、寄存器、函数发生器、加法器、存储器和快速进位逻辑等资源的合理使用，使数字系统响应速度尽可能的快，功耗尽可能的低。     

基于FPGA的自适应QPSK解调器的设计实现

根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调．该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex—II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强的特点，符合未来通信技术发展的方向。