一种考虑拥挤度的布线模型及其算法

为提高超大规模集成电路(VLSI)布线的布通率,加快布线速度,提出一种总体布线和详细布线交替进行的多级布线算法.在每一级布线中对局部线网进行总体和详细布线,增加总体布线和详细布线间的交互性,利用代价函数,使用多种策略来优化布线结果,得到更为准确的布线资源估计,最终减少拥挤度,提高布通率.采用标准的测试例子集对所提方法进行测试,实验结果在一定程度上说明了算法的有效性.     

Efficient Statistical Leakage Power Analysis Method for Function Blocks Considering All Process Variations

With technology scaling into nanometer regime, rampant process variations impact visible influences on leakage power estimation of very large scale integrations (VLSIs). In order to deal with the case of large inter- and intra-die variations, we induce a novel theory prototype of the statistical leakage power analysis (SLPA) for function blocks. Because inter-die variations can be pinned down into a small range but the number of gates in function blocks is large(>1000), we continue to simplify the prototype. At last, we induce the efficient methodology of SLPA. The method can save much running time for SLPA in the low power design since it is of the local-updating advantage. A large number of experimental data show that the method only takes feasible running time (0.32 s) to obtain accurate results (3 σ-error <0.5% on maximum) as function block circuits simultaneous suffer from 7.5%(3 σ/mean) inter-die and 7.5% intra-die length variations, which demonstrates that our method is suitable for statistical leakage power analysis of VLSIs under rampant process variations.     

基于改进欧几里德算法的可重构性逆元结构

基于欧几里德算法,提出了一种可重构的有限域GF(2k)(1相似文献   

Deterministic Circular Self Test Path

Circular self test path (CSTP) is an attractive technique for testing digital integrated circuits(IC) in the nanometer era, because it can easily provide at-speed test with small test data volume and short test application time. However, CSTP cannot reliably attain high fault coverage because of difficulty of testing random-pattern-resistant faults. This paper presents a deterministic CSTP (DCSTP) structure that consists of a DCSTP chain and jumping logic, to attain high fault coverage with low area overhead. Experimental results on ISCAS'89 benchmarks show that 100% fault coverage can be obtained with low area overhead and CPU time, especially for large circuits.     

一种并行的有限域乘法器结构

提出了一种并行的有限域GF(2^m)乘法器结构．有限域乘法由多项式乘法和模不可约多项式f(x)两步实现．把多项式被乘数和乘数各自平分成3个子多项式,多项式乘法由子多项式的乘法和加法实现．当多项式的度m=500时,与传统的Mastrivito多项式乘法相比,所提出的多项式乘法结构可以减少33．1％的异或门,减少33．3％的与门．为了简化,采用特殊不可约多项式来产生有限域,此有限域乘法器结构适合高安全度的椭圆曲线密码算法的VLSI设计．     

Fast VLSI Implementation of Modular Inversion in Galois Field GF（p）

Modular inversion is one of the key arithmetic operations in public key cryptosystems, so low-cost,high-speed hardware implementation is absolutely necessary. This paper presents an algorithm for prime fields for hardware implementation. The algorithm involves only ordinary addition/subtraction and does not need any modular operations, multiplications or divisions. All of the arithmetic operations in the algorithm can be accomplished by only one adder, so it is very suitable for fast very large scale integration (VLSI) implementation. The VLSI implementation of the algorithm is also given with good performance and low silicon penalty.     

一种改进的PWM型VLSI神经网络的设计

神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL SI实现     

高速大规模集成电路网络的快速部分高斯消元仿真方法

提出了一种时域内含互连线的高速非线性大规模集成电路网络的快速部分高斯消元仿真方法。将电路分析改进节点导纳矩阵方程的导纳矩阵〖Ｙ〗中含有非线性电路元件贡献的行移到最上方的位置,由于线性元件对〖Ｙ〗矩阵的贡献不随时间变化,因此在每个时间采用点上只需对〖Ｙ〗最上方的几行实施斯消元法。应用实例表明,部分高斯消元仿真方法具有速度快、精度高和功能强的显著优点。     

电路同构验证的递归集簇算法

在超大规模集成电路的自动化设计中 ,用电路同构验证方法解决设计结果的验证问题是非常有用的。提出了一种电路同构验证的方法 ,利用高效的集簇算法建立电路的层次化结构 ,从而极大地减少同路同构验证过程中的 CPU运行时间和所需要的内存。实验结果表明 ,与 HCNC方法相比 ,该方法的验证时间要少很多 ,尤其在对称性比较高的大电路的验证上 ,不存在内存溢出的问题 ,而且和理论分析一致。     

面向VLSI实现三角函数求解算法

研究面向超大规模集成电路实现三角函数求解算法及其电路结构的实现。方法首先采用坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数求方法。     

Wide Symmetrical Dynamic Range PWM Neuron Circuit with Power Efficient Architecture

IntroductionAs the most important block in artificial neuralnetworks (ANNs) ,the behavior of the neuronstrongly influences the performance of the wholenetwork. The sigmoid function is popularlyadopted as the activation function of artificialneurons.The pulse stream approaches,which isoften used to model a neuron with this function,has a digital stream output as an analoginformation axis[1] .There have been several kindsof pulse stream neuron circuits[2 4 ] .The circuitproposed by Haycock and…     

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

PFM神经网络VLSI电路的故障诊断应用

为了改变传统的基于软件的故障诊断模式,发挥神经网络超大规模集成电路(VLSI)的优势,提出了一种用于故障诊断的改进脉冲频率调制(PFM)模拟神经网络脉冲流VLSI电路.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘法/加法器电路.以此电路为基础,设计了进行主轴承磨损故障诊断的神经网络故障识别系统.用含有故障信息的噪声信号代替振动信号进行特征值提取,经过前置信号处理分析、故障特征值提取和神经网络运算,最后得出代表待诊断测试信号与标准故障模板之间"欧氏距离"的VLSI电路输出端电容的电压值.根据各个电压值,可以判断出故障类别.该电路具有较高的识别精度,可以实现实时在线的故障诊断.     

二维布图结构的VLSI单元优化算法

针对阵列优化问题提出了一种反复“压缩”和“放松”的算法ＳＱＵＥＥＺＥＲ。此算法在每一“压缩”和“放松”过程中，首先使用“贪婪的”（ｇｒｅｅｄｙ）方法来压缩布图面积，直到面积不再减小，再对被压缩在一起的单元进行“放松”，允许布图面积适当增大，使布图的拓扑结构得以改变，然后对放松的布图再进行“压缩”和“放松”。算法对给定的初始布图反复地“压缩”和“放松”，直到满足终止条件（如几次选代过后布图面积不再减小等）为止。测试实验结果表明，本算法和“模拟退火”算法一样，具有绕开局部最优的能力，且运算速度较快。实验结果令人满意。     

边界约束下的增量式布图规划算法

快速地在局部范围内调整布图已经成为一种设计需要。该文提出了一种二阶段法来实现边界约束下的增量式布图规划算法。根据已有布图规划建立松弛推移图,直观描述各模块之间"空白区"和松弛量的情况;同时建立模块交换图,记录所有具有形状相似特征的模块集合,基于这2个图进行增量式布图规划。第1阶段,基于推移图和交换图调整布图规划,使其满足边界约束。第2阶段,再次利用交换图进行互连性能优化。实验结果表明该算法在较短的时间里不仅对原有布图规划进行了有效调整满足了给定的所有的几何约束,而且还保证了芯片的面积和线长效果。     

高效椭圆曲线签名算法核心运算VLSI设计

针对椭圆曲线签名算法要使用的乘法器和除法器提出了一种新的结构，并在此基础上进行了系统设计。该设计进行了ASIC综合和仿真，其仿真结果和理论分析相符合，与其他设计相比，在时间复杂度上有所提高。     

MPEG-2运动补偿的VLSI设计

基于ＭＰＥＧ－２解码中运动补偿的控制复杂、数据吞吐量大，实现较困难，提出了一种适合于ＭＰＥＧ－２ＭＰ＠ＭＬ的运动补偿硬件实现方案，解决了时序分配，输入输出控制等较难处理的问题。文中的方案已经采用ＶＨＤＬ描述，并使用电子设计自动化（ＥＤＡ）工具进行了模拟和验证。结果表明，方案满足ＭＰＥＧ－２解码的要求，可用于ＭＰＥＧ－２的ＶＬＳＩ实现。     

随频率变化二维集成电路互连电感电阻的快速计算

为了快速计算全频率范围内随频率变化的互连导体电感、电阻矩阵 ,提出一种二维电路模型法和边界元法结合的算法。该算法利用电路模型法得到低频下若干频率的电感、电阻值 ;利用边界元方法求解 L aplace方程计算出电容矩阵 ,求逆得到电流完全分布在导体表面时的高频电感矩阵 ;利用电阻矩阵与电感矩阵在高频情况下成立的 Wheeler公式 ,得到高频段的电阻矩阵。对上述低频和高频段的电感、电阻值 ,利用三次样条函数插值 ,得到整个频率范围的变化曲线。计算结果与已有文献的结果进行比较 ,表明该算法是准确的 ;该算法避免求解涡流边界耦合积分方程 ,与已有方法相比大大减少了计算量。该算法可应用于绝大多数大规模集成电路寄生参数提取计算     

JPEG2000全并行位平面编码器的VLSI设计验证

研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路...     

增量网络理论与网络的故障定位

本文提出了包括若干定理的增量网络理论，并以此理论来处理模拟电路故障诊断的定位问题．当代集成电路的重要特征是含有各种受控电源．本文着重研究含有受控源的模拟电路故障诊断，并得出了相应的结论．