基于FPGA与DSP的H.263硬件电路设计

介绍了以 DSP与 FPGA为核心的 H.2 63的硬件实现电路 ,电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中 ,主要采用了 TI公司的图像处理 ASIC、高性能浮点运算数字信号处理器 (DSP)tm s3 2 0 c6711,以及 Xlinix公司的 FPGA。其中 ,FPGA实现 ASIC之间的接口电路 ,DSP实现图像数据的 H.2 63编解码。     

H.263的高效算法研究及单片DSP实现

提出了基于H．263的快速压缩算法，并在高性能DSP芯片TMS320C60x上实现实现了该视频压缩标准。为了提高编解码的速度而提出了以下几个准则：改进的预测运动搜索法，基于边缘像素点的MSE运动匹配准则以及DCT及量化后产生零块的前判断准则，它们的使用极大地改善了编码器的性能。同时，针对DSP的特点还提出了一系列的优化方案。并且已经在TMS320C60x的开发板上完全实现了H．263协议，在CIF格式下能同时编解码20－25帧图像。     

H．263 VIDEO CODEC IMPLEMENTATION BASED ON MULTIMEDIA DSP

This letter introduces the implementation of H.263 video codec based on multimedia DSP TM1300,and discuses several key problems related to video coding.     

H.263编译码系统的DSP实现

本文主要介绍了用TMS320C6201实现低比特率视频压缩编码标准H.263的编译码系统。本文对H.263实现算法进行了研究,并针对DSP的结构特点,提出了多种改进措施以适应实时图像编译码与误码信道传输的要求,本文还给出硬件设计与软件的优化处理方法。     

基于TMS320C80 DSP的H.263编解码系统

本文提出了使用单片TMS320C80通用DSP实现H.263实时视频编解码器的硬件方案.本方案实现了低码率H.263编解码系统,实验证明,它能够在20kbps下完成8fps全双工实时H263编解码.     

基于H.263标准的图象压缩算法的研究

简要介绍了基于H．263标准的运动图象压缩应用和核心算法，对于低带度上的可视电话等应用，为使此算法实时，有效，运动估计，DCT及量化算法是关键，特别是运动估计算法的选择极大影响到计算速度和压缩率。     

DSP2812硬件电路设计

针对32位定点TMS320F2812芯片的硬件电路扩展设计。设计主要包括供电电源芯片、复位电路、晶振、模数转换电路、数模转换电路、外部存储器扩展电路设计、接口芯片等;本文介绍了该DSP硬件电路设计的简要过程。     

基于DSP的H.263视频压缩处理信息存取策略研究

结合Ti公司的TMS320C6711DSP的结构特点和ITU-TH．263视频压缩标准的实时性要求，研究了H．263视频压缩编码程序和数据的存取策略，提出实现方案。     

H.263视频编码算法原理及DSP实现

介绍ITU-T H.263视频编码器在德州仪器（Texas Instruments)公司新一代数字信号处理芯片IMS320C6000上的实时实现技术。编程实现了H.263标准的主要内容及H.263 中提出的新的编码技术，重点讨论了H.263编码在TMS320C6711 DSP上的优化和实现。     

基于DSP的H.263码流复合

叙述一种采用DSP实现H.263标准规定的码流复合部分的方法。为了达到实时性的要求，对VLC码表的查表方法和DSP汇编程序进行了优化。所提出的码流复合优化方法已在H.263标准的硬件系统中实现。并且准备应用于MPEG－4标准的硬件系统中。     

H.263编码中DCT在定点DSP上的实现

简要介绍了H.263编码标准及H.263编码采用的正交变换编码离散余弦变换。文中着重讨论了DCT算法的定点化,并根据TMS320C6201DSP的特点对IDCT的算法进行了改进。最后采用DSP汇编语言实现DCT快速算法。     

一种基于DSP的H.264到H.263实时转码器

设计了一种基于DSP的H.264到H.263实时转码器,充分利用视频编解码过程的冗余信息,对传统结构的转码器进行改进,降低了转码运算复杂度.结合TMS320DM642的特点在DSP平台上完成了这两种转码器的优化实现.最终实验数据表明,传统结构转码器优化后转码速度能达到20f/s(帧/秒),而所设计的转码器则能实现CIF格式25f/s从H.264到H.263的实时转码,并且没有显著的视频质量损失.     

A PREDICTION BASED ALL—ZERO BLOCK DETECTION METHOD FOR H．263

In this letter,a novel method based on Temporal and Spatial Prediction(TSP)to detect all-zero DCT coefficients based on temporal and spatial prediction between neighboring blocks is proposed.The presented algorithm uses the knowledge of all-zero block distribution in the previous frame combined with the Sum of Absolute Difference(SAD)of the corresponding macroblock as a criterion .The algorithm almost needs no additional computation ,and it shows an excellent overall detection performance in simulations.     

H．263中的几种容错编码模式

主要论述了图象压缩编码标准H．263中与误码控制相关的几种编码模式，并给出其性能分析。     

基于H．263视频解码的错误检测和掩盖

本文提出了一种应用于H．263视频编码传输的纠错方法,即基于H．263视频解码的错误检测和掩盖算法。这种算法可应用于公共交换电话网（PSTN）,Internet或移动信道的视频通信。模拟结果表明,这种纠错方法在不降低编码效率的前提下,使在有噪声干扰的信道上传输图像的质量有显著的改善。     

实时H.263+视频编码器的DSP实现

在多媒体处理芯片TM-1300的开发平台上,快速实现了H.263 视频编码器。首先,根据H.263 编码算法要求,介绍TM-1300适合视频通信开发的特点及其开发环境;然后,将编码算法移植到TM-1300平台并进行大量的优化,其中,重点讨论了位移估值的优化算法。由实验结果可知,使用本文给出的优化算法,可以在TM-1300上快速实现H.263 编码器,满足视频实时编解码的要求,且已应用于实际视频通信产品中。     

一种基于DSP的H.320可视电话终端的实现方案

本提出了H.320可视电话的一种实现方案，中对所实现的终端硬件结构和软件结构进行了具体分析。描述了系统各部分如何工作以及它们的相互关系。     

基于TMS320C6205 DSP的H.263编码器实现方案

介绍了ITU－T低速率视频编码标准H．263，提出了针对H．263算法的优化手段，给出了系统的参数、性能以及资源占用状况。     

用TMS320C6201实现H.263编解码器

文章首先介绍了甚低比特率下的视频压缩编码标准H .2 63以及美国德州仪器公司先进的DSP芯片TMS32 0C62 0 1及其EVM板 ,在这基础上设计了用以扩展功能处理视频的EVM板子板及调试编解码程序 ,并成功实现了H .2 63标准。     

低比特率视频编码新标准H．263＋

介绍了低比特率视频编码新标准Ｈ．２６３＋。Ｈ．２６３＋是Ｈ．２６３的升级版本,增加了１２个新的编码可选模式。