时钟电路的电磁兼容设计

时钟电路是数字电路的重要组成部分,其电磁兼容设计是一个复杂的问题。文章在分柝脉冲频谱特性的基础上,研究了时钟电路的电磁干扰问题,提出了时钟电路电磁兼容设计的基本方法。     

DSP系统中时钟电路的设计

在 DSP 系统中,时钟电路是处理数字信息的基础,　同时它也是产生电磁辐射的主要来源,其性能好坏直接影响到系统是否正常运行,所以时钟电路在数字系统设计中占有至关重要的地位。下面主要以TI公司的产品为例介绍DSP系统中时钟电路的设计。1.时钟电路的种类TI　DSP系统中的时钟电     

LCD驱动控制时钟电路的设计

介绍了一种用于STN LCD（超扭曲液晶显示）驱动控制芯片的时钟产生电路。该电路能方便地实现片内时钟的精确产生,其特点为片内产生基准电压源。振荡频率在一定的范围内与电源电压无关,可满足移动通信的需要。该电路有一定的温度补偿功能,输出矩形波的占空比可调,并且设有数字开关,可以在需要的时候切断整个电路,使该模块的功耗降为零。     

实时时钟电路的原理及应用

介绍美国DALLAS公司推出的具有涓细电流充电能力的低功耗实时时钟电路DS1302的结构、工作原理及其在实时显示时间中的应用。它可以对年、月、日、周日、时、分、秒进行计时，且具有闰年补偿等多种功能。给出DS1302在读写中的C51程序及流程图，以及在调试过程中的注意事项。     

时钟电路的电磁波干扰

所有会产生电压频率信号的电子组件都是潜在的电磁波干扰(EMI)的来源，这些电磁波信号将会影响如收音机、电视或移动电话等电子产品的正常运作。大多数系统中产生电磁波噪声的主要来源是系统时钟的产生与分配电路，本文将探讨电磁波干扰产生的原因、如何测量电磁波干扰及如何降低电磁波干扰带来的影响。     

一种高速时钟电路的设计

本文基于DDS和PLL结合的频率合成方案，利用DDS芯片AD9852和集成锁相环SY89421，论述了一种输出频率为0.1Hz—200MHz的高速时钟电路的设计，就时钟电路硬件设计实现原理和软件编程进行了详细论述。     

电子线路的电磁兼容性分析

电磁兼容设计实际上是针对电子产品中产生的电磁干扰进行优化设计,使之能成为待合各国或地区电磁兼容性的标准产品.开关电源电路和数字电路中的时钟电路是目前电子产品中最主要的电磁干扰源,它们是电磁兼容设计的主要内容.在此以一个开关电源的电磁兼容设计过程为例进行电磁兼容性分析.     

双闹钟数字时钟电路的设计

简述一种双闹钟数字时钟电路的设计，具体介绍其中三态输入电路、可逆计数器和输出解码／驱动器等电路的设计。这种数字时钟电路的用途广泛，外围电路简单，并可选择利用电网的50Hz／60Hz作为频率基准的电源，适用于数字钟、钟控收音机产品的应用。     

基于时钟设计的异步时序逻辑电路设计法

基于时钟设计的异步时序逻辑电路设计法，根据电路状态转换规律，立足电路中各位触发器时钟设计，使电路完成所要求的逻辑功能，从而避免了求解电路状态方程，驱动方程。     

基于BUFGMUX与DCM的FPGA时钟电路设计

与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。     

面向电荷泵的占空比可调四相时钟发生电路北大核心

针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题，提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块，通过控制延时时间对输出时钟信号的占空比进行调节，避免了时钟相位的交叠。对延时单元进行了改进，在外接偏置电压条件下，实现了延时可控。基于55 nm CMOS工艺的仿真结果表明，在10～50 MHz时钟输入频率范围内，该四相时钟发生电路可以稳定输出四相不交叠时钟信号，并能在1.2 V电压下驱动十级电荷泵高效泵入11.2 V。流片测试结果表明，该四相时钟发生电路能够产生不相交叠的四相时钟波形，时钟输出相位满足电荷泵驱动需求。     

浅谈印制电路板的电磁兼容设计

印制电路板（PCB）是电子产品中电子元件的支撑件,它提供电子元件之间的电气连接,是各种电子设备最基本的组成部分,它的性能直接关系到电子设备质量的好坏。随着微电子技术的迅速发展,各种电子产品经常在一起工作,它们之间的干扰越来越严重。同时,PCB的密度越来越高,PCB设计的好坏对电路的干扰及抗干扰能力影响很大。因此,要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的元件布局和导线布设在电磁兼容性中也是一个非常重要的因素。文章围绕印制电路板的电磁兼容设计展开论述,介绍了元件布局、布线、电源设计、接地设计等方面的设计要点,为制作一个电磁兼容设计良好的印制板奠定基础。     

用分量匹配法实现对高速时钟电路的动态优化

本文讨论如何设计工作在GHz频率下的VLSI芯片时钟电路.时钟树采用平衡平面布局消除时钟偏差;利用插入缓冲器对电路性能进行动态优化.最后用一个电路模拟软件对电路进行评估.和以往的工作相比较,本文实现了在频域内对时钟电路的优化,显著地提高了仿真速度.     

一种多通道时钟分频和触发延迟电路的设计

在EAST分布式中央定时同步系统中,时钟分频和触发延迟电路是分布式节点的核心。为了完成对基准时钟信号进行多路任意整数倍的等占空比的分频,并对输入的触发脉冲进行多路任意时间的延迟输出,本设计中采用VHDL语言进行编程,实现了多路时钟分频信号的输出和多路延迟输出,特别是提高了奇数分频和触发延迟的时间精度,最后在QuartusⅡ9.0软件上对设计的波形进行分析,验证了该设计的可行性。     

PCI Express接口时钟产生电路的设计与实现

介绍了PCI Express接口时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真、版图设计.该时钟产生电路经过TSMC 0.13 μm 1 P8M CMOS工艺验证,工作电压为1.5 V.结果表明该时钟产生电路能够满足PCI Express接口的要求.     

时钟偏斜补偿电路设计与实现

时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。     

应用Protel99se设计电子时钟印制板电路

在印制板的设计与开发过程中,印制板上元器件的布局、元器件的走线都是印制板设计性能最重要的性能指标.应用AT89C51单片机开发的电子时钟电路印制板,电路功能清晰,电路具有测试实时温度以及记录时间以及日期的功能,具有一定的综合性.所以在文章中采用电子时钟印制板电路作为Prote199se的分析载体来分析印制板设计中的重要步骤以及关键技术.