维持电压和失效电流线性可调节的高压ESD器件

为了研究可控硅结构的静电释放保护器件结构尺寸与性能的关系,采用0.5 μm的5 V/18 V CDMOS工艺流片两组SCR ESD器件,使用传输线脉冲测试系统测试器件的性能参数。实验结果表明,随着N阱内P+区和P阱内N+区间距从6 μm增加到22 μm,ESD器件的维持电压线性增大,从2.29 V升高到9.64 V,幅度达421%;单位面积的失效电流线性减小,幅度约为63%。分析与仿真结果表明,该线性关系具有普遍适用性,可用于调节器件的健壮性和功率耗散能力,满足智能功率集成电路的高压ESD防护需求。另一组随着P阱内P+区和N+区间距增大,维持电压和失效电流呈现非线性的变化,但触发电压迅速降低,可用于实现高压SCR ESD器件的低触发电压设计。     

基于双向可控硅的强鲁棒性静电防护器件

针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广.     

IGBT平面高压终端结构的研究

耐压是 IGBT的一个重要参数 ,所以其高压终端结构的研究一直受到人们的重视。针对常规采用的场限制保护环法和场板法高压终端结构的缺陷 ,本文提出了场板混合终端结构。此结构结合了场限制环和场板的各自优点 ,可使得击穿电压对环间距、氧化层厚度及氧化层电荷的敏感程度大大降低 ,从而简化了工艺的复杂性 ,并可获得最佳的耐压效果。本文首先对场板混合终端结构的优化设计进行了解析研究 ,提出了一套完整的设计理论 ,然后通过实验验证了此理论的正确性     

沟槽栅功率MOSFET导通电阻的模拟研究

为了进一步降低沟槽栅功率MOS器件的导通电阻,提出了一种改进的trench MOSFET结构.借助成熟的器件仿真方法,详细分析了外延层杂质掺杂对器件导通电阻和击穿电压的影响,通过对常规trench MOSFET和这种改进的结构进行仿真和比较,得出了击穿电压和导通电阻折中效果较好的一组器件参数.模拟结果表明,在击穿电压基本相当的情况下,新结构的导通电阻较之于常规结构降低了18.8%.     

500V沟槽阳极LIGBT的设计与优化

介绍一种双外延绝缘体上硅(silicon on insulator,SOI)结构的沟槽阳极横向绝缘栅双极型晶体管(trenchanode lateral insulated-gate bipolar transistor,TA-LIGBT).沟槽阳极结构使电流在N型薄外延区几乎均匀分布,并减小了元胞面积;双外延结构使漂移区耗尽层展宽,实现了薄外延层上高耐压低导通压降器件的设计.通过器件建模与仿真得到最佳TA-LIGBT的结构参数和模拟特性曲线,所设计器件击穿电压大于500 V,栅源电压Vgs=10 V时导通压降为0.2 V,特征导通电阻为123.6 mΩ.cm2.     

IGBT平面高压终端结构的研究

耐压是IGBT的一个重要参数，所以其高压终端结构的研究一直受到人们的重视。针对常规采用的场限制保护环法和场板法高压终端结构的缺陷，本文提出了场板混合终端结构。此结构结合了场限制环和场板的各自优点，可使得击穿电压对环间距、氧化层厚度及氧化层电荷的敏感程度大大降低，从而简化了工艺的复杂性，并可获得最佳的耐压效果。本文首先对场板混合终端结构的优化设计进行了解析研究，提出了一套完整的设计理论，然后通过实验验证了此理论的正确性。     

高功率过模返波管中模式控制研究

采用过模结构,克服常规返波管(BWO)中截止径的限制,提高器件内径,有效地降低同等功率条件下器件内表面的强场,使其低于器件内表面的强场击穿阈值,可以克服器件内表面的强场击穿问题。根据BWO的振荡机理,引入过模反射腔,并使其同相应的慢波结构匹配,克服了过模结构中的模式竞争问题,提高了电子束同慢波结构互作用效率。从理论和模拟两个方面研究了过模返波管中的模式控制,设计了一个X波段输出功率接近10 GW、效率约50%的过模返波管器件。     

基于超结结构的肖特基势垒二极管

在功率半导体器件中,高的反向击穿电压和低的正向导通电阻之间的矛盾关系是影响其发展的主要因素之一,选用超结结构替代功率半导体器件中的传统电压支持层能够有效缓解这一矛盾关系。该文设计和实现了一种超结肖特基二极管,其中的电压支持层采用P柱和N柱交替构成的超结结构。在器件的制作方面,选用成熟的单步微电子工艺,通过4次N型外延和4次选择性P型掺杂来实现超结结构。为便于对比分析,设计传统肖特基二极管和超结肖特基二极管的电压支持层厚度一致,且超结结构中P柱和N柱的杂质浓度均和传统肖特基二极管的电压支持层浓度一致。测试得到传统肖特基二极管的反向击穿电压为110 V,而超结肖特基二极管的反向击穿电压为229 V。表明采用超结结构作为功率半导体器件的电压支持层能够有效提高反向击穿电压,同时降低器件的正向导通电阻,并且当P柱区和N柱区内的电荷量一致时器件的击穿电压最高。     

具有高电流增益-击穿电压优值的新型应变Si/SiGe HBT

为了改善器件的高压大电流处理能力,利用SILVACOTCAD建立了应变Si/SiGe HBT模型,分析了虚拟衬底设计对电流增益的影响.虚拟衬底可在保持基区-集电区界面应力不变的情况下实现基区Ge组分的高掺杂,进而增大电流增益.但器件的击穿电压仍然较低,不利于输出功率的提高和系统信噪比的改善.考虑到集电区设计对电流增益影响不大但与器件击穿电压密切相关,在采用虚拟衬底结构的同时,对器件的集电区进行选择性注入设计.该设计可在集电区引入横向电场,进而提高击穿电压.结果表明:与传统的SiGe HBT相比,新器件的电流增益和击穿电压均得到显著改善,其优值β·V_(CEO)。改善高达14.2倍,有效拓展了微波功率SiGe HBT的高压大电流工作范围.     

具有部分n~+浮空埋层的高压SJ-LDMOS器件新结构

为了抑制衬底辅助耗尽(SAD)效应并提高超结器件击穿电压,提出一种具有部分n+浮空层SJ-LDMOS新结构。n+浮空等位埋层能够调制器件横向电场,使得partial n+-floating SJ-LDMOS比传统SJ-LDMOS具有更加均匀的电场分布。通过三维仿真软件对新器件结构分析,与传统SJ-LDMOS进行比较。仿真结果表明,具有部分n+浮空层SJ-LDMOS结构的器件能将器件的击穿电压从138V提高到302V,且比导通电阻也从33.6mΩ·cm2降低到11.6mΩ·cm2,获得一个较为理想的低导通电阻高压功率器件。     

Novel combined edge termination for P-channel VDMOS

This paper is focused on the improvement of the breakdown voltage for P-channel Vertical Double-diffuse MOSFET(VDMOS), mainly on the structure that is combined with the field limiting ring and the field plate. Based on their basic theories, this paper presents a novel junction termination for P-channel VDMOS with a structure of an N+ offset region field limiting ring and two multistep field plates. Simulation results have proved its effective improvement on the electric field distribution at the edge of the main junction. With these achievements, an -80V P-channel VDMOS is designed and fabricated using this structure. The test for the breakdown voltage of the manufactured sample devices has been conducted and experimental results turn out to be in good accord with the simulation results, demonstrating the validity of the design.     

晶体管设计的基区穿通判据

本文对晶体管基区穿通问题进行了理论分析,得到了任意杂质分布时穿通电压的普遍表达式。并得到了一个保证集电结发生雪崩击穿之前不发生基区穿通的判据。该结果可以作为晶体管设计的一个依据,并已得到实验的证实。     

基于2.5 Gbit/s应用长波长雪崩光电二极管

设计并制作一种基于2．5Gbit／s应用的分离吸收区和倍增区结构的InGaAs／InP雪崩光电二极管(avalanche photodiode,APD),该APD具有低击穿电压VBR(典型值为40 V)和低暗电流(反偏电压为0．9 VBR时典型值为1 nA)的显著特点,适合低工作电压的应用场合,如小型化的SFP和SFF光通信模块．组件测试结果表明,该APD具有高的饱和光功率和灵敏度,适用于2．5Gbit／s及以下光通信及测量系统中对1310 nm／1550 nm波长光的探测．     

雷电冲击试验中的压敏电阻性能

为研究在雷电冲击下的压敏电阻的性能,利用冲击试验分析了压敏电阻主动能量配合的残压变化,对于各种能量配合方式做出了分析,发现当压敏电阻在暂态过程中吸收的能量过大时,实际损坏形式以雪崩击穿为主.压敏电阻主动能量配合的一组串并联试验结果表明:与单个压敏电阻相比,多个压敏电阻并联可以给出较低的箝位电压,提高泄放暂态过电流的能力,还可以减缓各压敏电阻的性能退化;压敏电阻的串联都是不可取的.     

电除尘器极板上有无粉尘时电气参数的试验研究

附着在电除尘器收尘极板上的粉尘层对电除尘器的工作状况有重要影响。本文通过在实验室电除尘器模拟台上的大量实验,对RS管状芒刺电晕线在不同板间距、线间距下,有无粉尘层时的V—I特性、起晕电压、击穿电压、板电流密度分布均匀性等进行了分析研究,并且观察和分析了电晕放电过程中粉尘层的变化,最后得出在实验室条件下有无粉尘层时电除尘器一些电气参数的变化规律。     

N型LDMOS器件在关态雪崩击穿条件下的退化

针对功率开关管在未箝位电感性开关转换时会反复发生雪崩击穿,引起器件参数退化的问题,对一种20 V N型横向双扩散MOS器件(NLDMOS)在关态雪崩击穿条件下导通电阻的退化进行研究.通过恒定电流脉冲应力测试、TCAD（technology computer aided design）仿真和电荷泵测试,分析研究导通电阻退化发生的区域及退化的微观机理,并针对实验结果提出2种退化机制：(1) NLDMOS漂移区中的空穴注入效应,这种机制会在器件表面产生镜像负电荷,造成开态导通电阻Ron的减少;(2)漂移区中的表面态增加效应,这种机制会造成载流子迁移率的下降,引起Ron的增加.这2种机制都随着雪崩击穿电流的增加而增强.     

低导通电阻沟槽栅极LIGBT的模拟研究

横向绝缘栅双极晶体管(LIGBT)采用少数载流子的注入来降低导通电阻,完成了5μm外延层上普通LIGBT(C-LIGBT)、3μm外延层上的Trench Gate LIGBT(TG-LIGBT)设计及仿真.研究了利用沟槽结构改善LIGBT的正向特性和利用RESURF技术改善TG-LIGBT的反向特性.通过Silvaco TCAD软件验证了了击穿电压大于500 V的两种结构LIGBT设计,实现了导通压降为1.0 V,薄外延层上小元胞尺寸,且有低导通电阻、大饱和电流的TG-LIGBT器件.