高性能众核处理器申威26010

申威26010高性能众核处理器在多核处理器申威1600基础上,采用片上系统(system on chip,SoC)技术,在单芯片内集成4个运算控制核心和256个运算核心,采用 自主设计的64位申威RISC(reduced instruction set computer)指令系统,支持256位 SIMD(single instruction multiple data)整数和浮点向量加速运算,单芯片双精度浮点峰值性能达3.168TFLOPS.申威26010处理器基于28 nm工艺流片,芯片die面积超过500 mm2,芯片260个核心稳定运行频率达1.5 GHz.申威26010处理器从结构级、微结构级到电路级,综合采用多种低功耗设计技术,峰值能效比达10.559GFLOPS/W.芯片运行频率和能效比均超过同时期国际同类型处理器.申威26010通过在高频率设计、稳定可靠性设计和成品率设计等方面的技术创新,有效解决了芯片在实现高性能目标中所遇到的高频率目标、功耗墙、稳定可靠性和成品率等难题,成功大规模应用于国产10万万亿次超级计算机系统"神威·太湖之光",有效满足了科学与工程应用的计算需求.     

基于国产处理器的超声波流量计研究与应用

为解决超声波流量计应用在偏远地区的供电及安全问题,对超声波流量原理、低功耗供电及处理器国产化进行了研究。设计了以国产低功耗处理器海燕330为控制核心、时间数字转换器为超声波发射及接收核心的低功耗超声波流量计。该处理器可以有效控制系统功耗。时间数字转换器采用低功耗设计,其内部集成超声波发射、接收电路及皮秒级计数器,实现了高精度的超声波时差测量。经过实际测试,所设计的超声波流量计功耗满足电池长期供电的需求,计量达到1%的测量精度。各种低功耗设计,尤其是国产化处理器的应用既降低了功耗,又实现了控制核心自主可控,为流量计的大规模使用提供了安全保证。     

基于S3C44B0X微处理器的VxWorks BSP开发与设计

SAMSUNG公司的S3C44B0X微处理器是众多嵌入式手持设备和高性能微控制器的首选。该微处理器配合主流的实时多任务操作系统VxWorks，可以满足大多数嵌入式手持设备和高性能的低功耗和高可靠性的要求。文中阐述了基于ARM7TDMI核S3C44B0X微处理器，介绍基于该处理器的实时操作系统VxWorksBSP（Board Support Package）的开发与设计过程，并给出了实现的部分具体源代码。     

一种智能计算单元的设计与实现

在嵌入式计算环境中，人工智能技术的应用越来越广泛，传统的人工智能技术更注重于计算力的提升，不能全面满足嵌入式环境小体积、高集成、低功耗的要求。因此提出了一种基于SoC处理器+FPGA系统架构智能计算单元的设计方法，以多核智能处理器为核心构成高性能计算单元，实现系统配置管理、图像处理及智能计算加速，FPGA用于实现与外部光电传感器的高速数据通信以及视频的预处理。详细介绍了智能计算单元的系统结构和功能电路组成与设计，并对功耗进行计算。结果表明，该智能计算单元在满足计算力的基础上兼顾体积及功耗要求，能够满足嵌入式人工智能平台需求，实现了图像降噪滤波、 ROI区域提取、图像目标检测与提取、目标特征统计及基于深度学习的目标识别功能。     

基于S3C44B0X微处理器的VxWorks BSP开发与设计

SAMSUNG公司的S3C44B0X微处理器是众多嵌入式手持设备和高性能微控制器的首选。该微处理器配合主流的实时多任务操作系统VxWorks,可以满足大多数嵌入式手持设备和高性能的低功耗和高可靠性的要求。文中阐述了基于ARM7TDMI核S3C44B0X微处理器,介绍基于该处理器的实时操作系统VxWorks BSP(Board Support Package)的开发与设计过程,并给出了实现的部分具体源代码。     

基于嵌入式处理器和DSP的生物芯片扫描分析系统

以嵌入式处理器和嵌入式操作系统为核心的嵌入式系统已经得到了广泛的应用，但是它不能很好地进行实时的数据处理，而DSP处理器却很适合这样的实时处理。所以基于嵌入式处理器和DSP协同工作的系统设计成为了嵌入式系统的发展方向之一。文中提出并研究设计了一种生物芯片扫描分析仪。该系统以高性能嵌入式处理器和DSP处理器的协同工作为核心，并兼有自动数据分析算法，实现了无需手工干预的生物芯片扫描和分析的一体化，具有高可靠性、高实时性、小型化和低功耗的特点。文中详细论述了系统整体结构以及软硬件部分的实现。     

基于国产图形处理器的车载显示系统设计

低功耗、国产化和高安全是现代军用车载座舱设计的发展趋势，利用低功耗、高性能的图形处理芯片是实现这一设计的有效途径。分析典型环境下车载座舱设计的基本需求，针对传统车载座舱的信息获取效率低、座舱布局杂乱、仪表信息独立等缺点，给出基于国产图形处理器的车载显示系统设计方案。CPU通过接收外围传感器数据生成绘图信息，通过与GPU进行握手通信发送绘图指令，基于GPU的多核心并行计算的优势快速生成显示界面。测试结果表明，该方案开发的座舱显示界面画面清晰、流畅，能够替换国外产品。     

一种低功耗可重构Cache的重构算法

随着半导体技术的发展,芯片上的功率密度也逐渐增大,这使得功耗问题在芯片设计时越来越受到人们的关注.片上Cache是处理器芯片中的主要功耗源之一,采用低功耗Cache可有效降低处理器整体功耗.对低功耗Cache设计进行了研究.介绍了当前低功耗Cache设计的主要方法和一种低功耗可重构的数据Cache的体系结构及相应的重构算法.给出了一种新的重构算法——LoW-High Boundary（LHB）算法.实验表明LHB算法在性能和功耗上均优于原算法.     

用于IToF传感器的极低功耗RISC-V专用处理器设计

IToF深度探测技术是当前主流的3D感知实现方案之一，该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快，各科技领域对IToF传感芯片的需求日益提高，然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构（RISC-V）的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器，以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上，进行FPGA资源使用情况和运行功耗的对比实验，结果表明，相比蜂鸟E203和PULPissimo，IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点，运行功耗分别下降37.6%和89.7%。     

高性能微处理器微体系结构级功耗模型及分析

基于Itanium2微处理器体系结构提出单时钟和多时钟域两种基准模型；对处理器的电路级特性进行微体系结构级抽象，建立了参数化的峰值功耗估算模型；提出事件调度算法，实现了多时钟域处理器系统的行为级模拟；以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型．与其它同类模型Wattch相比，该模型能够支持多时钟系统的模拟，峰值功耗估算精度高了约3％，而模拟速度提高了42％．通过实验说明了多时钟域的功耗特性，在一种多电压和频率环境下，多时钟域处理器的功耗和能量分别降低了21％和38％．该模型可以很好地应用到体系结构级低功耗研究设计．     

基于MSP430的航标监控终端的实现

以辅航设备控制监测系统改进项目为背景,从航标监控系统RTU总体设计的角度出发,介绍了在航标监控管理系统中,以TI公司的MSP430低功耗芯片为核心的数据采集处理器,阐述了时间片工作方式结合MSP430芯片低功耗模式的设计,并在系统整体设计上采用电源管理模块化,使终端灵活分配电源的供应,以达到最小低功耗,设计出满足低功耗、无线监测、航道设备运行环境等功能的低功耗航标智能监控终端,测试结果表明,该监控终端具有良好的可靠性、实时性、稳定性和低功耗性.     

基于MSP430的射频卡读写系统设计与实现

基于MSP430单片机开发一种T5557射频卡读写系统。为了实现仪表应用的低成本、低功耗和高可靠性要求,利用单片机片内外设产生125kHz信号经功率放大调制后给射频卡提供电源和数据;同时利用片内外设接收解码卡片返回数据,实现了射频卡的读写功能。将该设计应用于预付费热量表系统进行数据交换,成功地实现了充值和系统维护等功能;经实验,完全满足该仪表系统设计的性能、成本及功耗要求。     

基于SOPC的嵌入式系统设计

针对传统片上系统（sOc）解决方案在成本、体积及功耗等方面的缺点,以转换设备为背景,提出了一种基于可编程片上系统（SOPC）的设计方法,着重讨论了系统硬件平台的设计及应用软件的开发。设计以FPGA为核心,构建了基于NiosII软核处理器的SOPC系统,在NiosⅡ集成开发环境下开发出系统的应用软件。与传统方案统相比,该方案拥有更高的集成度、以及较小的体积和功耗。     

软件无线电架构的导航接收机模拟前端设计

针对基于超外差或低中频的传统导航接收机模拟前端电路功能复杂、功耗高、不利于单片集成等问题,基于模拟最小化,数字最大化的思想,通过芯片内部集成高增益射频放大器、低功耗的高速模数转换器、低抖动的时钟锁相环,创新性地设计并实现了一款基于软件无线电架构的接收机模拟前端电路。通过55 nm CMOS工艺电路设计、版图设计、仿真及硅流片验证,测试结果表明该接收机前端电路各模块功能正常,实现了单个模拟接收通道处理多模导航信号,极大地降低了模拟电路的规模及功耗并成功应用于一款多模导航SoC芯片中。     

基于AHB总线的RISC-V微处理器设计与实现

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。     

一种支持SIMD指令的低功耗分裂式ALU设计

在面向多媒体运算的高性能、低功耗DSP芯片MD32设计中，支持SIMD指令的分裂式、低功耗ALU设计是实现其没计目标的重要环节。该文提出了利用基于资源共享的设计思想，以超前进位加法器(Catry Look-ahead Adder)为核心构造数据处理单元，完成算术以及逻辑运算，减少了ALU模块的面积，同时均衡了不同数据通路长度，并且采用先进行数据选择，而后进行数据处理的设计原则，降低不使用模块的活动度，减少了功耗。根据Design Power分析其综合后门级实现结果，芯片面积可减少8％，功耗可减少51％。     

ADSP-BF533在低耗高速实时系统中的应用

本文针对当今一些对速度和功耗有特殊要求的应用领域提出了一种以ADSP-BF533芯片为核心的解决方案.利用高性能ADSP-BF533处理器高速实时处理和低功耗的特点,在保证信号处理速度的基础上,大大减少功耗,以使其在一些特定的要求低功耗、高速度的实时信号处理系统中发挥无与伦比的作用.     

可重配置处理器的体系结构级功耗模型与分析

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

面向高性能计算的众核处理器轻量级错误恢复技术研究

随着半导体技术进步,单个芯片上集成大量核心的众核处理器已经广泛应用于高性能计算领域.相比多核处理器,众核处理器能提供更好的计算密度和能效比,但同时也面临越来越严重的可靠性挑战.需要设计高效的处理器容错机制,有效保证课题运行效率的同时不带来较大的芯片功耗和面积开销.在一款自主众核处理器DFMC(deeply fused and heterogeneous many-core)原型基础上,根据核心上运行的应用程序是否具有关联性特征,提出并实现了面向众核处理器的独立和协同2种轻量级错误恢复技术.其中,协同恢复技术由集中部件进行管理,通过协同恢复总线互连,出错时将与错误相关联的多个核心快速回卷到正确状态.2种错误恢复技术中,保留和恢复过程均通过定制的指令实现,恢复所需要的信息保留在运算核心内部,以保证对课题性能的影响最小化.实验表明,通过上述技术只增加了1.257％的芯片面积,可解决自主众核处理器约80％的瞬时错误,且对课题性能、芯片时序和功耗影响很小,可有效地提高众核处理器的容错能力.