PDP驱动芯片用RSDS接口电路设计

介绍了一种基于RSDS(减小摆幅差分信号传输)信号传输标准的PDP驱动芯片用接口电路设计,它包括PMOSFET输入CMOS差分放大器和电压源偏置电路.文章重点讨论了PMOSFET输入CMOS差分放大器的差模工作原理及影响其差模增益的因素.Spectre仿真结果表明,本文设计的RSDS接受器电路在输入信号频率为200 MHz的情况下能正常工作,实现了由RSDS信号转换为LVCMOS信号的功能.目前该接口电路已经应用于一款PDP驱动芯片中,作为高速数据传输接口.     

LTE-A手机接口电平自适应测试电路的设计与研究

为了解决LTE-A手机不同接口电平,需要使用不同测试板的问题,提出了基于分立电子元器件实现接口电平自适应的设计方案,能够满足不同接口电平方案的LTE-A手机,可以采用同一块测试电路转换板,实现软件调试,并对测试电路硬件进行了系统的测试。     

单片高效AC/DC电源管理集成电路的设计

本文设计了一种单片AC/DC开关电源集成电路,首先阐述了单片AC/DC开关电源集成电路中误差放大电路和脉冲宽度调制电路的功能和基本原理,并结合集成电路整体的性能对误差放大电路和脉冲宽度调制电路提出了具体的设计指标;同时结合具体工艺进行了电路设计并进行了HSPICE仿真;最后还完成了电路的版图设计,并进行了流片,测试.1...     

CCD片上放大器的设计与仿真

详细讨论了不同片上放大器的设计与仿真;分析比较了影响CCD图像传感器信号输出幅度的因素;给出了仿真结果.     

基于0.6μm CMOS工艺应用在高速ADC工作频率300MHz的高速电压比较器设计

高速比较器是高速模数转换电路的关键环节.本文综合考虑了比较器的传输延时、失调电压等因素,分析了前置放大器和比较锁存电路的结构,在此基础上设计了一个基于CSMC 0.6 μm CMOS工艺、适合于高速ADC的高速电压比较器.仿真结果表明:比较器工作频率为300 MHz以上,工作电流约为3.3 mA,上升延时为993 ps,下降延时为932 ps,失调电压约为7.46 mV.该比较器可以在高速模数转换电路中应用.     

一种高精度双极型采样保持放大器的设计

设计了一种高精度采样保持放大器.采用6 μm高压双极工艺,优化了电路输入结构,弥补了实际工艺制作中因输入晶体管及偏置电阻不能完全匹配所带来的输出误差.测试结果显示,该放大器能在6 μs的时间内完成采样,可满足12位A/D转换器的精度要求.     

一种双采样10位50 MS/s采样保持电路的设计

介绍了一种可以进行双采样的10 位50 MS/s采样保持电路.该电路采用SMIC 0.25 μm标准数字CMOS工艺进行设计.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行了仿真.结果表明,电路在工作于50 MS/s、输入信号频率为25 MHz时,输出信号的SNDR为62.1 dB,整个电路的功耗仅为8.41 mW.     

基于CPLD实现DSP的UART设计研究

为了实现具有同步串口的DsP(数字信号处理器)和异步串行设备之间的连接,介绍一种采用可编程逻辑器件CPLD实现UART的方法,将UART的核心功能集成到CPLD上.该设计包括UART的发送器、接收器和波特率发生器以及数据锁存器,所有的功能模块都采用VHDL语言编程实现.测试结果表明所设计的UART能够实现同步串口的DSP与异步串行通讯接口之间可靠且准确的通讯.     

一种用于DVB-C射频调谐器宽带低噪声放大器的设计

设计了一种用于DVB-C射频调谐器的宽带低噪声放大器.低噪声放大器采用了负反馈拓扑结构,用于改善增益平坦度,使用Agilent公司的ADS软件对电路进行了优化设计,测试结果表明,在50～860 MHz有线数字电视全波段内获得了10.7 dB的增益,增益平坦度小于1.2 dB,噪声系数小于3.5 dB,输入电压驻波比小于2,输出电压驻波比小于2.5.     

基于位同步点未知的GPS长码直捕算法研究

基于位同步点未知的GPS长码直捕算法是基于存储的滑动相关搜索,并利用FFT将时频二维联合搜索变成时域一维搜索.同时,不考虑位同步点的因素,接收资源池只需存储一段接收序列,成倍地缩短了捕获时间且利于硬件实现.针对极性反转带来额外的信噪比损耗以及‘频谱泄漏'问题,简要提出了解决办法.仿真结果表明,多普勒频移为±3 kHz时,所带来的峰值衰减为2 dB左右,本地信号与接收信号对齐时出现明显的相关峰,较好地实现了捕获功能.     

串行低压差分信号接收器设计

设计了一种内置差分信号有效性检测电路的串行低压差分信号接收器,通过对信号的差分摆幅进行比较,能够正确检测差分信号是否处于标准范围之内.采用片内阻抗匹配网络和镜像补偿型差分电路结构实现了高速串行差分信号到CMOS电平信号的转换,也克服了高速信号传输过程中的信号完整性问题.基于0.13μm CMOS混合信号工艺设计,仿真结果表明,所设计的电路能够正确检测和接收数据率高达2.5 Gb/s,差分摆幅超过200 mV的串行差分信号.     

一种高速低功耗LVDS接收器电路的设计

介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s^-1的数据传输速率,平均功耗为3 mW。     

失真自适应接收机技术及信号形式选择

对流层散射信道是一种典型的多径衰落信道,多径传播造成了信号的深衰落和多径扩散。而多径扩散现象的存在,会使速率高、码元窄、频谱宽的信号遭受频率选择性衰落的影响,造成传输中的信号码元之间产生码间干扰,严重影响信息传输质量。在此提出了一种基于失真自适应接收技术和3/4占空半余弦信号形式的数字接收机方案,能够自适应地跟踪失真信号的变化而进行最佳相干接收,使系统具有稳定的通信性能。     

全数字接收机中插值滤波器的优化设计

本文讨论了全数字接收机中插值波器的优化设计问题。利用插值公式的载断式导出码间串扰量的度量式，研究了其收敛特性。利用码间串扰量的度量准则，对不同的成形滤波函数研究了插值滤波器的参数优化估计及其抗时钟抖动性能。     

1.5GHz CMOSECL输入接口的设计与测试

对一种高速CMOS ECL输入接口进行了分析研究,该接口包含一种双镜补偿的CMOS差分放大电路,采用0.18 μm CMOS工艺研制,实现了PECL电平兼容.经测试,该接口最高工作频率达1.5 GHz.     

X波段1GHz宽带接收系统的设计与实现

为了实现距离维高达0．3m的高分辨率成像，逆合成孔径单脉冲雷达采用了宽带接收、宽带信号的产生与处理技术。综述了应用于ISAR中的X波段1GHz宽带接收系统的关键技术问题和接收系统的设计与实现。讨论了去斜接收、指标分配、信号产生、通道设计等关键技术，并给出了研制方案和实测数据。     

差模耦合跟踪接收机设计

差模跟踪是不同于多喇叭跟踪的零值自动跟踪体系.本文详细阐述了单通道差模耦合跟踪接收机的工作原理,给出了接收机的组成框图和系统跟踪目标的误差信号曲线,对设计中考虑的几个关键问题作了介绍.实践证明该接收机设计合理,性能可靠.     

高速串行信号接收机测试

本文讨论了高速串行信号接收机测试的必要性和方法,介绍了一种针对当前主流串行信号标准的测试仪器PeRT3。     

一种星载GPS接收机设计及测试

为解决星载GNSS接收机具备高动态信号的跟踪与锁定功能,基于自行研发的星载GPS导航接收机,通过软件升级使其能够工作在LEO、GEO和更高轨道高度上,实现更快的信号捕获能力和对微弱信号的跟踪能力。文中给出了接收机的软硬件架构及功能描述,以及低轨道高动态条件下的模拟器测试结果,通过测试表明,文中给出的接收机具有高动态、微弱GNSS信号的捕获跟踪性能,具备星载搭载条件。