CRC编解码器及其FPGA实现

循环冗余校验(CRC)是一种广泛应用的差错控制的方法.本文在简要介绍CRC编码原理及其常用实现方法的基础上,提出了一种基于字节型递推(公式法)法的CRC编解码器算法,并给出了它的FPGA实现方案.目前,该算法已被应用于一种基于串行通信的多机系统中,系统的误码率得到了很好的控制.     

CRC编码运算中移位寄存器的设计

循环冗余校验(CRC)是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用.在串行CRC编码实现中,移位寄存器主要完成将并行输入数据转换成串行输出数据的功能,是整个设计的重要组成部分.以发送8位信息码为例,在Altera公司的开发工具QuarusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求.仿真结果准确、可靠,符合设计需要,有一定的实用意义.     

适用于串行通信数据流的循环冗余校验方法

介绍了循环冗余校验(CRC)在串行通信中的应用,当系统内存有限而数据流比较大时,给出了边传输边校验的方法,并详细讨论了数据流的分决传输原理,解决了基于MCU的微控制系统中串行通信数据流传输的可靠性和实时性.     

基于LabVIEW的串口通信数据校验和的实现方法

串行通信在基于PC机的测控领域中的应用非常流行,为了避免通信差错需要对数据进行检错,较常用的方法有异或和、校验和、循环冗余码校验(CRC)等方法.重点介绍了校验和的实现原理以及基于LabVIEW的串口通信数据校验和的实现方法,并对该方法在PC机上进行了实际验证.实验表明,该方法简单实用、运行可靠,可在基于PC机的测控程序中加以实际运用.     

串行通信数据多路接收与单路发送更新处理

提出了一种多路串行通信数据输入,经处理后由单路串行输出时,遇到的数据更新不正确的解决办法。分析了多路串行通信数据更新时,校验和错误产生的原因,比较了三种处理方法,结果表明采用在发送程中对状态变量和多媒体时钟计数器的方式,可以很好的解决更新时的校验和错误。     

基于字节的循环冗余校验算法及FPGA实现

循环冗余校验码CRC编译码方法简单,检错、纠错能力强,误判概率低,已成为各种差错控制中最常用的一种编码检验方式.介绍了基于字节的CRC编码原理及校验规则,使用硬件描述语言VHDL实现CRC编码,完成了CRC编码器的FPGA实现.     

单片机上软件实现循环冗余校验的方法

本文根据数学推导和工程实践的结果,论述了在单片机上如何运用软件方法,使生成多项式CRC─CCITT和CRC—16在串行同步通信中实现循环冗分校验的问题,并给出了详细的程序示例,还指明了用循环冗余校验的原理计算HDLC规程帧校验序列时的区别。     

循环冗余校验码的单片机及CPLD实现

循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法.介绍循环冗余码校验的基本原理,并分别用单片机和CPLD作了循环冗余码校验的软件实现和硬件实现.包括汇编语言和VHDL语言源程序.     

基于硬盘加密卡的CRC并行算法及其仿真

硬盘加密卡是用于主机与硬盘之间的一种加密芯片.针对在硬盘加密卡中数据传输可能会受外界影响,使得数据传输出错,引入了循环冗余校验保征数据传输的可靠性.在研究CRC校验基本原理和分析串行校验算法中移位结构的基础上,推导出以字为单位数字序列的CRC递推算法.在Specman平台下对CRC模块进行功能仿真,结果表明该编码具有很高的实时性.与以往的CRC校验算法相比,该编码节约了硬件资源,并且不需要维护余数表,能够满足硬盘加密卡系统要求,是一种正确适用的并行实现方案.     

基于FPGA的CRC并行算法研究与实现

循环冗余校验(CRC)算法广泛应用于通信领域以提高数据传输的可靠性.针对通信过程中常用的CRC校验,介绍了CRC的编码和解码原理,分析了CRC的经典算法的实现过程,并在此基础上提出了基于FPGA的CRC并行处理算法.采用VHDL语言对算法完成建模与实现,并以Altera公司开发的EDA工具QuartusII8.0作为编译、仿真平台进行了仿真验证.电路的综合结果表明,该方法具有更少的资源占用量和更高的工作效率.