基于FPGA的高速数据采集系统设计与实现

设计一种基于现场可编程门阵列(FPGA)的高速数据采集系统,将AT84AD001B高速A/D转换器与Stratix II系列的FPGA作为数据采集和处理主体,并在紧凑型外部设备互连系统平台上进行性能指标测试。结果表明,该系统可实现采样率为1 GS/s的双通道和采样率为2 GS/s的单通道交替并行数据采集性能,以及带宽达到200 MHz、放大倍数达到5倍的前端模拟信号调理性能,具有模块化、坚固性、可靠性和可扩展性等特点。     

高速Link口通信协议的研究及其FPGA实现

在对TigerSHAKC芯片上自带的Link口通信协议进行研究的基础上,提出其在FPGA上实现的方法,并编写了代码在ALTERA公司的STRATIX Ⅱ FpGA EP2S60F67214进行了工程实现,测试结果表明:在FPGA上实现的Link口传输速度可达500MB/s,且能够与TigerSHARC自带的Link口完全兼容,该Link口在FPGA上的实现为TigerSHARC&FPGA之间的互联提供了一种新的框架结构,具有一定的实用和推广价值.     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构.该结构采用基于流水线结构和快速并行乘法器的蝶形处理器.乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约.以8点复点FFT为实例设计相应的控制电路.使用VHDL语言完成设计,并综合到FPGA中.从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行.在此基础上易于扩展为大点数FFT运算结构.     

基于FPGA的高速时间交替采样系统

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。     

高速雷达数据采集系统的FPGA设计

高速雷达数据采集系统的设计方法。该系统由FPGA芯片完成各芯片之间的逻辑控制,具有设计灵活、结构简单、实时性高、可靠性高等优点。     

基于FPGA的快速图像处理平台

FPGA用于构建高性能的DSP系统。文章讨论在FPGA上建立图像处理平台的方法,它涉及FPAG到图像传感器和VGA显示器之间的接口。FPGA与图像传感器之间的接口速度很慢,制约了在FPGA中采用并行方式的处理效率。DSP芯片从本质上说它的计算还是顺序方式。文章将标准程序分别放在FPGA和基于DSP的系统上实时运行,结果表明FPGA明显优于DSP实现的顺序处理技术。     

低成本网络数据传输存储系统的FPGA实现

三维LED显示阵列显示一帧立体图像需要很大的图像数据,针对它的数据可靠传输的问题,提出了一种一对多远程网络数据传输存储系统的具体连接和实现方案.该方案应用了现场可编程门阵列(FPGA)以及Verilog HDL编程技术,结合了Intel 28FJ3A系列Flash芯片和DM9000A以太网控制芯片,实现了立体图像的同步显示和储存,网络传输速度可以达到100Mbps,具有低成本、低功耗、高速率等特点.     

FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

基于波形高速采样的伽马能谱采集系统设计

使用多功能数字信号处理器(DSP)及高速A/D等器件组成高速、高性能和高可靠电路,完成对伽马能谱脉冲的高速采样、基线处理、数据传输和能谱处理等。该设计可以提高采样速率、降低系统干扰、简化电路、提高可靠性并具有良好的通用性。     

基于FPGA的DMA方式高速数据采集系统设计

提出了一种基于FPGA的DMA方式高速数据采集系统设计方案.该方案由底层控制器提供精确采样时序,保证ADC器件的采样吞吐;采用支持PCI协议的DMA方式的数据采集机制,优化数据采集存储及向上位机交互方式,以确保采集数据的高实时性.该方案具有良好的移植性,可应用于采样速率高、数据采集量大、数据实时性要求高的数据采集系统.     

基于FPGA的低成本长距离高速传输系统的设计与实现

借助Altera CycloneⅢFPGA的LVDS I/O通道产生LVDS信号,稳定地完成了数据的高速、远距离传输。系统所需的8B/10B编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA内利用VHDL语言设计实现,大大降低了系统互联的复杂度和成本,提高了系统集成度和稳定性。     

基于FPGA实现的高速等效采集系统

基于FPGA设计一个高速等效采集系统,采样速率高达1 GHz.通过对被测信号的周期进行测量,动态配置锁相环,使采样时钟的周期刚好比被测信号的周期大1ns,从而完成对被测信号的等效采样.系统采用Quartus Ⅱ软件进行系统模块设计,使用NIOS IDE Ⅱ软件完成软件代码的实现.该系统在以Cyclone Ⅲ FPGA芯...     

基于FPGA的激光陀螺信号高速精确解调系统

利用FPGA的高度并行性和对时延的准确控制,设计对激光陀螺信号的高速、精确解调系统。该系统以XILINX FPGA为硬件核心,通过巧妙的时钟设计和高速高阶滤波设计,很好地实现了对陀螺信号精确鉴相、计数和高速滤波,并协调DSP的后续处理和上位机通信。通过对国产某激光陀螺进行测试发现,本系统解调后得到的陀螺角速度10S、100S的方差都明显优于现有系统的测试结果,系统响应时间也得到极大提高。     

一种实现高速异步FIFO的FPGA方法

在跨时钟域传递数据的系统中,常采用异步FIFO（First In First Out,先进先出队列）口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法,该方法针对不可能产生满信号的高频系统,通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。     

基于FPGA的高速多通道数据采集系统设计

介绍一种基于FPGA的数据采集系统的设计,以CycloneⅡ系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集系统。基于QuartusⅡ9.0平台,实现了对ADS7825芯片和CY7C68013芯片的控制与通信,并采用Verilog硬件描述语言,实现了系统的仿真,给出了系统核心模块的时序仿真波形图。经测试,系统实现了对多路模拟信号的采集,具有良好的稳定性、快速性。     

基于FPGA的多通道高速CMOS图像采集系统

基于图像采集系统高速、大容量的特点,提出了一种以FPGA芯片为核心处理器件的CMOS图像传感器数据采集系统的设计方案。系统将模块化结构设计、LVDS与乒乓存储等多项技术应用于设计过程中,保证了数据采集和传输的实时性。详细介绍了图像采集、数据传输、时序控制和数据解串等模块的工作原理及实现方法。实际应用证明,该系统实现了对数据量达590MPix-els/s的图像序列的数据采集、传输和存储,大大方便了后续图像处理电路的设计与实现。