共查询到20条相似文献,搜索用时 15 毫秒
1.
分辨率是数字示波器除带宽、采样率、记录长度之外的又一个重要指标,其基础是示波器采集系统中所使用的ADC的分辨率。较高的分辨率意味着示波器能够更精细地显示信号细节,从而可以进行更加精确的测量。传统示波器使用8位ADC来数字化所输入的信号,这主要由示波器的应用需求及ADC的技术发展所决定。随着一些新兴应用的不断推进,8位ADC往往会因 相似文献
2.
针对下一代光传输系统对模数转换器(ADC)高采样率、大带宽的要求,提出一种针对该类ADC动态性能的测试方法.通过分析光传输系统中ADC芯片的特点,解决了采样时钟无法直接测量,输出数据难以捕获,分辨率不易统计,插损非线性导致带宽测量偏差等问题,并将该方法应用于光传输、雷达、卫星等高数据率场景所用超高速ADC芯片的评测中.测试结果表明,该方法解决了最高采样率70GSPS带宽16GHz的超高速ADC测试的关键问题,基本满足下一代400Gbps光传输系统对ADC动态性能测试的要求. 相似文献
3.
示波器是工程师工作台上必备的常用工具之一,众所周知,带宽、采样率以及记录长度是评价示波器的三大指标,其实,示波器还有另一个重要指标,那就是"分辨率"。示波器分辨率的基础是示波器采集系统中所使用的ADC的分辨率,以前,典型的示波器都是使用8位ADC来数字化所输入的信号,这主要是由于示波器的应用需求以 相似文献
4.
5.
6.
《电子产品可靠性与环境试验》2009,27(6):40-40
2009年9月,美国德州仪器(TI)公司宣布推出一款完美整合12位分辨率及1GSPS采样率的模数转换器(ADC)——ADS5400,从而可以将单个ADC捕获的信号带宽有效地提升两倍。 相似文献
7.
8.
9.
时间交替ADC系统通过几片低速的ADC芯片进行并行交替采样,可以成倍地提高系统的采样频率,同时保持较高的分辨率[1]。但是由于芯片及具体实现过程中一些实际因素的影响,不可避免地会引入通道失配误差[2]。本文利用两片ADC芯片及外围电路来实现时间交替ADC系统,并通过Matlab软件对采样数据进行通道失配误差的估计和校正。Matlab仿真结果表明,该系统的采样率基本上达到了单片ADC的两倍,同时其通道失配误差通过算法校正后得到了有效地消除。 相似文献
10.
11.
无人机高分辨合成孔径雷达(SAR)系统具有较大的信号频率带宽,根据奈奎斯特采样定律,雷达接收机需要超高速采样的ADC芯片。由于超高速采样率的ADC芯片的采样量化位数较低、功耗较高、成本昂贵,直接采用超高速采样ADC芯片对无人机高分辨率SAR回波信号进行采样接收不是最优方法。文中提出一种新型的非均匀混合采样技术用于对无人机高分辨率SAR回波信号进行采样接收,通过优化无人机SAR系统的信号收发时序,利用325 Msps采样率的ADC芯片即可对频率带宽为2 GHz的雷达回波信号进行采样接收,保证雷达回波的相位扰动与旁瓣电平满足应用需求。仿真实验表明:2 GHz带宽的Ku-SAR系统的回波信号能被采样率为325 Msps的ADC芯片完好采样接收,成像分辨率优于0. 2 m,旁瓣电平控制在-13 dB以下。 相似文献
12.
13.
探讨和研究基于流水线(Pipelined)技术的折叠分级式A/D转换器(ADC),理论分析了它的原理和一般结构,给出了一个具体结构的ADC框图和具体的折叠电路,并得出了实际制作的ADC的测试图。该折叠分级式ADC的输入频率可达到1 MHz,2级折叠电路产生的高2位加上子ADC产生的8位,使A/D转换器可达到10位的分辨率,采样率最大为40 MSPS。 相似文献
14.
15.
设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm2。测试结果表明,在2 MHz采样率、输入信号为180 kHz正弦信号情况下,该ADC模块具有8.51位的有效分辨率,最大微分非线性为-0.8~+0.7LSB,最大积分非线性为-1.7~+1.5 LSB,而整个模块的功耗仅为1.2 mW。 相似文献
16.
17.
18.
在选择ADC时,最基本的判断指标是分辨率和采样速率。设计人员通常会根据待开发设备的规格说明书,确定所需要ADC的分辨率及采样速率,并在充分考虑到功耗及噪音特性等因素的前提下,从市场上的ADC中选择最合适的产品。在ADC中,将模拟信号转换成数字信号的方式有很多,每种方式都分别在分辨率及采样速率等方面具有自身的优势。Σ-?型ADC的优势在于具有很高的分辨率,目前,市场上已经出现了分辨率达到16位 ̄24位的产品。按照分辨率的高低对各种方式的ADC进行排序,依次为逐次逼近型(SAR)、流水线型、闪存型。逐次逼近型ADC的分辨率约为6位… 相似文献
19.
设计了一个10位50 Msample/s流水线ADC IP核.采用SMIC 0.25 μm 1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0.24 mm2.仿真结果表明,在50 MHz采样率、输入信号为2.04 MHz正弦信号情况下,该ADC模块具有8.9 bit的有效分辨率,最大微分非线性为0.65 LSB,最大积分非线性为1.25 LSB,而整个模块的功耗仅为16.9 mW. 相似文献