算法状态机图在数字系统设计中的应用

算法状态机(ASM)图是一种描述时序数字系统控制过程的算法流程图,其结构形式类似于计算机中的程序流程图.传统的数字系统设计方法虽然也可以采用ASM图的方法来描述系统功能,但由于实现时采用标准数字电路芯片,使设计过程缺乏灵活性.随着硬件描述语言(HDL)和可编程逻辑器件(PLD)的飞速发展,今天的数字系统设计者已经有了更多的选择.文中将ASM图、HDL、PLD技术相结合,提出现代数字系统设计的3个步骤:首先用ASM图进行系统功能描述,然后将ASM图翻译成HDL,最后用PLD来实现.通过交通灯控制器的设计对每个步骤进行了说明.     

基于Verilog HDL的可综合有限状态机设计

Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。     

可变带宽FIR低通滤波器设计和RAG算法系数综合

提出使用简化加法器图算法综合可变带宽FIR数字滤波器。首先使用谱参数的方法建立可变带宽、线性相位的FIR低通数字滤波器的系统函数,通过使用加权最小均方的方法,得到了滤波器系数的最优表达式。然后基于可变滤波器结构为定系数FIR子滤波器线性组合的特点,提出使用筒化加法器图算法综合其硬件结构。该算法生成一种能最大程度地利用系数之间共享特性的加法器流图,使用较少的加法器个数和加法次数实现系数相乘。最后设计实例证明了可变带宽的有效性和该算法的高效性。     

采用EDA实现4位十进制数字密码锁

用ASM图设计 4位十进制数字密码锁的逻辑结构草图 ;在EDA的MAXPLUSⅡ平台上利用层次化结构和BUS总线 ,设计 4位十进制数字密码锁的逻辑功能图并仿真 ;在EDA下载板上测试。该设计选用价位低的中规模集成电路实现数字系统 ,用到了BCD码编码器、译码器、寄存器、数据选择器、计数器、比较器、触发器和基本的逻辑门电路     

基于层次式有向超图模型的胚胎硬件功能描述转换方法

当前胚胎硬件的实际工程应用受到限制,原因在于其应用设计自动化程度低,功能分化主要由人工完成,导致大规模电路功能分化难以实现.基于大规模电路功能分化的需要,针对典型多层胚胎硬件结构,提出了胚胎硬件功能的层次式有向超图描述及其存储方式,开发了基于正则匹配的硬件语言描述到层次式有向超图的转换算法,从而有效地将胚胎硬件功能分化问题转换为不同粒度的超图划分问题.为了建立分粒度层次式有向超图模型,进而设计并实现了胚胎硬件的硬件语言描述到有向超图的转换系统（Hypergraph For Embryonics, HGFE）.实验及分析表明,该系统适用于几十门至几万门的测试电路,为胚胎硬件功能分化提供了良好的图论模型,并和有向无环图对比,建模时间减少了至少28.7%,存储空间减少了至少30.1%,验证了该方法的优越性.     

基于硬件实现的基因算法的研究

本文提出了一种VLSI实现的硬件基因算法.研究了基因算法的各种变种,探讨了它们的性能及硬件实现的可能性.提出了一个能进行群体存储、父本选择、交叉、变异等操作且易于硬件实现的结构.在硬件实现上,用VHDL描述了整个算法.所作的设计是一个通用的VLSI结构,通过流水线结构和并行化操作获得了很好的性能.硬件实现基因算法有效地缩短运行时间,为实时应用提供了可能.整个设计用Altera公司的FLEX10K40型号的芯片进行了FPGA实现,它完全可以用VLSI来实现.     

基于Handel-C的微处理器设计

Handel-C是一种起源于ISO/ANSI-C的硬件设计编程语言,它是以硬件为目标,兼有常规高级语言和硬件描述语言的优点,即它能描述一些复杂算法,又能实现并行执行,真正做到了用软件的方法来设计硬件.本文在分析和研究基于Handel-C语言的FPGA设计的基础上,针对一个具体的简单微处理器进行设计,并在FPGA上实现了该微处理器的功能.     

数据流图的优化：时序重构和结合关系重构

数据流图（ＤＦＧ）是数字系统行为描述的一种图形表示方式．实验证明，ＤＦＧ内部结构对硬件结构实现有很大影响．本文介绍的时序重构和结合关系重构被用来在不改变ＤＦＧ外部功能的前提下对ＤＦＧ的内部结构进行改造，使之更有可能在结构自动综合中构造出性能最优、造价最小的硬件结构．文中首先定义两种重构技术的意义，讨论它们在ＤＦＧ优化中的应用，然后提出一个新颖的优化算法．     

密码设计中容易忽视的安全隐患

本文着重指出密码设计中的常见安全隐患，阐明即使强中密算法，也可以采取绕过算法及利用设计、实现和设备上的羝错使算法失败；描述针地通行字、硬件、信任模型、故障恢复系统和用户所进行的各种攻击；讨论攻击防止和攻击检测的重要性。结论是每一种系统都有可能被攻丰，密码设计成功的关键是综合运用各种安全措施，堵塞种种安全漏洞。     

用自顶向下法设计交通灯控制系统

自顶向下法是数字系统设计通常采用的一种方法。一般教材在讨论交通灯系统设计举例时,因为没有给出完整的ASM图,导致定时电路模块的设计过程不清晰,实质上该部分的设计采用了传统的试凑法,而非自顶向下法。为便于完整地理解自顶向下设计方法,本文给出交通灯控制系统完整的ASM图,采用自顶向下方法设计定时电路,并与试凑法设计结果进行比较。为了验证设计的正确性,采用VHDL语言描述该交通灯系统,并给出MAX＋plusⅡ输出的仿真结果,证实了设计的正确性。对数字系统设计的教学具有一定的参考价值。     

高速模糊控制器FFI的高层次综合

由于硬件实现载模糊逻辑控制器的高性能,越来越多的实时控制系统用IC芯片来实现其结构。文中讨论了一种模糊控制器-FFI的前端开发过程、仿真技术和高层次综合策略。用VHDL语言描述芯片的行为代码,用电子设计自动化工具综合实际电路,能设计出规模更大、速度更快的芯片,高层次综合理论能在速度代价空间搜索到一个最佳点来用硬件实现芯片。     

H.264中DCT算法在FPGA上的高层次综合实现

针对传统硬件设计方法在大规模算法应用实现中的高复杂度,提出了一种高层次综合方法,从而实现高效快速地硬件设计。以H.264编码中常用的DCT算法的硬件实现为目的,对算法的C语言实现进行优化,并使用高层次综合工具将优化后的C语言算法描述转换为专用硬件加速器;通过高层次综合工具提供的接口设定、流水线插入、块并行等操作,对生成的硬件作进一步优化;与人为DCT算法的RTL设计和采用高层次综合方法的DCT硬件设计相比,具有更大的设计空间和更高的代码可裁剪性。FPGA实现结果表明,H.264中基于高层次综合方法的DCT算法在节省大量设计开发时间的前提下,可达到每秒处理516兆个整型数的计算性能。     

一种VLSI设计到无向赋权图的转换系统

基于VLSI剖分问题的需要,设计并实现了VLSI设计到无向赋权图的转换系统(VLSI/Graph Converter,VGC).介绍了电路构造图和图文件存储格式,给出了VGC的处理流程图,提出了针对VLSI线网的无向赋权图转换算法.该算法解决的关键问题是,遍历树状结构的VLSI线网,将其转换为无向赋权图并存储为指定的图文件格式.VGC系统在Windows平台下用C++实现.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU转换为无向赋权图,避免了直接在VLSI线网上进行剖分,提高了VLSI剖分的效率.     

基于目标紧密性与区域同质性策略的图像显著性检测

针对基于图模型的显著性检测算法中节点间特征差异描述不准确的问题,该文提出一种目标紧密性与区域同质性策略相结合的图像显著性检测算法。区别于常用的图模型,该算法建立更贴近人眼视觉系统的稀疏图结构与新颖的区域同质性图结构,以便描述图像前景内部的关联性与前景背景间的差异性,从而摒弃众多节点的冗余连接,强化节点局部空间关系;并且结合聚类簇紧密性采取流形排序的方式形成显著图,利用背景区域簇的相似性,引入背景置信度进行显著性优化,最终得到精细的检测结果。在4个基准数据集上与4种基于图模型的流行算法对比,该算法能清晰地突出显著区域,且在多种综合指标评估中,具备更优越的性能。     

一种机载雷达信号处理系统的实现

介绍一种机载雷达信号处理系统的设计与实现,给出基于ADI公司TS101芯片的信号处理硬件整体结构和各个硬件模块间的接口设计,分析整个系统的软件架构,并对一些基本算法和处理方法作以描述.     

基于SYSTEM C的FPGA设计方法

随着VLSI的集成度越来越高，设计也越趋复杂。传统的设计方法如原理图输入、HDL语言描述在进行复杂系统设计时，设计效率往往比较低。特别是在算法由软件转化为硬件的环节上，传统的设计方法的效率不是很高，设计者往往要耗费大量的时间和精力手工进行算法的转化。为解决这些问题，一种新的系统级的设计方法SYSTEM C被提出。SYSTEM C是一种方法，也是一个C 库，用SYSTEM C可以很方便地实现一个软件算法的硬件实现，以及完成一个系统级的设计。     

轻型射频传感器系统高度综合化设计

讨论了直升机载轻型射频传感器系统的高度综合化设计,描述了系统的功能、物理组成、开 放式软硬件体系构架和基本工作原理,从系统 的硬件综合、软件综合、信息综合和功能综合等方面提出了该系统基于模块级高度综合化设 计的思路,给出了轻型射频传感器系统五个方面的减重设计考虑。     

VHDL在现代电子设计技术EDA中的应用

通过对双时间选择控制器的功能分析、模块分解设计、波形仿真、逻辑综合、器件烧写的完整设计过程的描述，介绍了使用美国Altera公司的EDA设计软件Max PlusⅡ设计数字系统的方法和过程，并给出了双时间选择控制器的设计程序、部分仿真波形和器件图，说明了利用VHDL语言进行电子设计的过程和优点，并且说明了用硬件描述语言VHDL设计数字系统、逻辑综合和仿真的电子设计自动化技术是现代电子设计的重要手段和发展方向。     

基于SDRAM的Bayer格式图像插值算法硬件设计

针对传统的双线性Bayer格式图像彩色恢复算法效果不理想,提出了一种新算法,设计了一种将其用FPGA实现的硬件方案。改进算法应用梯度变化来增加通道间的相关性,提高线性插值的效果,根据探测器数据输出格式不满足Bayer插值算法要求,设计了一种基于SDRAM,运用乒乓操作和流水线等技术的硬件处理新机制。整个系统采用一片可编程门阵列(FPGA)作为硬件设计载体,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述。试验表明,算法在硬件上工作正常,实时输出的彩色图像在PSNR和目视方面均优于双线性插值算法。基本满足了系统在实时性和图像质量方面的要求。     

基于符号映射分析的CO-OFDM系统信道估计研究

针对相干光正交频分复用(CO-OFDM)系统中光纤信道快变对系统可靠性和有效性的降低,设计了一种符号映射分析(ASM,analysis of symbols mapping)算法,通过对接收到的OFDM符号星座图进行分析,不断地对由信道估计得到的传递函数进行修正,在不需要大量导频的情况下能快速跟踪信道的变化。仿真结果表明:在40Gb/s的快变光纤信道CO-OFDM系统中,信噪比(SNR)为10dB,在误码率(BER)为10-3时ASM算法比常规的迫零估计(ZFE,zero forcing estima-tion)算法需要的导频间隔减小了1/2;在导频间隔为10、BER为10-3时,ASM算法比常规的ZFE算法有约3.5dB的SNR改善。