基于Niosll的低码率实时H．264视频编码器

根据低码率实时应用领域的特点,设计了一种H．264视频编码系统。采用FPGA的NiosII CPU架构,自定义硬件模块实现H．264实时压缩编码。实验验证表明,H．264编码器对CIF大小的图像实现了实时编码,能满足对低码率实时应用的编码要求。     

基于NiosⅡ的低码率实时H.264视频编码器

根据低码率实时应用领域的特点,设计了一种H．264视频编码系统。采用FPGA的NiosII CPU架构,自定义硬件模块实现H．264实时压缩编码。实验验证表明,H．264编码器对CIF大小的图像实现了实时编码,能满足对低码率实时应用的编码要求。     

基于H.264的屏幕视频实时编码器优化

H.264编码器是目前压缩效率最高的通用视频编码器,但它直接用于实时屏幕视频的压缩存在CPU占用率高和不能有效限制峰值码率等问题。以经典的H.264编码器X264为基础,利用Mirror Driver检测变化区域,对无变化的区域宏块进行快速模式决策,通过自适应地降低局部帧率的峰值码率控制法限制峰值码率。实验结果表明,该方法将CPU的执行时间降低30%,且能严格限制视频的峰值码率,使视频的平均PSNR提高3 dB~8 dB。     

基于NiosII的低码率实时H.264视频编码器

根据低码率实时应用领域的特点,设计了一种H.264视频编码系统.采用FPGA的NiosII CPU架构,自定义硬件模块实现H.264实时压缩编码.实验验证表明,H.264编码器对CIF大小的图像实现了实时编码,能满足对低码率实时应用的编码要求.     

基于H．264的嵌入式视频编码器

嵌入式视频服务器具有成本低、性能高、运行稳定的优点,已成为视频监控行业的主流产品。以海思公司多媒体处理芯片Hi3510为核心,提出一种新的视频编码器实现方案,介绍该服务器的架构及其主要功能模块的硬件连接,讨论并解决时序匹配问题和信号完整性问题。实验结果表明,该服务器的关键技术指标满足应用要求。     

H.264视频编码器在DSP上的实现与优化

在DM642EVM平台上实现了H.264视频编码器,并从内存分配、Cache优化、代码优化以及汇编程序级优化等几个方面对编码器进行了优化。实验结果表明,优化后的编码器能保持较高的图象质量和压缩效率,并具有较好的实时性能。     

基于Blackfin533的H.264编码

针对H.264编码运算量大的特点,采用快速模式选择、快速运动搜索、汇编优化等方法,在保证图像质量的前提下,在Blackfin533上实现了H.264的CIF图像的准实时编码。实验表明对于高、中、低各种运动复杂度的图像,均实现了较高的压缩比。     

H.264高清视频编码器的设计与实现

针对高清视频庞大的数据量以及H.264编码器复杂的编码结构引起的低编码速率的问题,对影响算法编码速率的原因进行了深入分析,并设计了高效的多核并行方案,进而充分利用TMS320C6678的多核性能,并结合TMS320C6678的运算存储特性,对H.264编码器进行了多方面的优化,最终使H.264编码器对720P高清视频序列编码速率从1.2 fps增加到27.2 fps,更加贴近于实际应用。     

基于H.264视频编码标准的个人视频录像机系统

在数字视频技术飞速发展的今天,如何保证视频图像又快又好地传输已经成为一个重要课题.因此视频编码最重要的任务就是使视频既要有较大的压缩比,又要保证一定的质量,本文首先论述了最新的H.264标准在视频编码上的优势和其基本档次的应用,从而很好地同时解决了压缩比和视频质量的问题.其次详细介绍了PVR的各级结构以及在实际中创新型的应用.最后总结并分析了其广阔的商业前号.     

H.264高性能视频编码器的DSP实现

描述了基于TMS320DM642 DSP平台的H.264高性能视频编码器的设计和实时实现。首先提出了H.264视频编码器硬件结构设计,包括DM642 的DSP芯片选择,继而描述了编码算法的移植,以及基于DM642结构和专用操作指令的算法优化,重点讨论了像素插值与运动估计的优化算法。实验结果表明,该优化算法可以在DM642上实现实时的H.264编码器,并且保持了很高的压缩效率和图像质量。     

H.264码率控制跳帧算法研究

码率控制是视频压缩编码中的一个重要部分。码率控制中的跳帧算法对于图像的传输速率和图像的质量等方面都有着重要影响,然而跳帧算法是H．264编码模型设计之初所没有考虑的问题。基于此,对以往跳帧算法进行了全面的分析研究,在此基础上提出了一种避免连续跳帧的码率控制算法,通过试验验证取得了不错的效果。     

一种面向H．264视频编码器的SoC验证平台

构建了面向H．264视频编码器的SoC验证平台,采用FPGA原型系统完成H．264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H．264硬件编码模块;根据H．264编码器的数据流要求,设计了运行输入／宏块顺序输出的多端口SDRAM控制器;移植了μC／OS—Ⅱ实时操作系统和／μC／TCP—IP协议栈,用于输出编码后比特流。     

基于Slice的H.264并行视频编码算法

从H.264视频编码标准的特点出发,提出了基于Slice级别的H.264视频编码并行算法,该算法不仅能够保证节点间的负载平衡,减少各节点间数据的依赖关系,还充分利用了已有的计算能力。最后给出了在曙光3000上的实验结果。     

基于H.264协议的手机实时视频播放的研究

随着移动通信数据增值业务的迅速发展,流媒体技术受到了人们的关注。本文通过设计一个无线流媒体的具体应用,对其中模块程序的应用背景进行分析,并针对手机流媒体的发展状况,对现今的数据业务作了阐述。     

基于H.264的嵌入式视频服务器软件设计

介绍了一种嵌入式视频服务器软件设计与实现.服务器基于μClinux操作系统,采用H.264编码标准,实现了视频输入的实时采集和传输.给出了服务器软件的总体结构、视频存储(多磁盘调度算法)、RTP传输模块的实现和发送缓冲区的结构设计.实验结果表明,系统能够保证视频的传输质量及网络带宽要求,适用于多种监控.     

基于IP网络的H.264/AVC视频实时传输

随着新的视频编码标准H.264/AVC的逐步推广应用,如何基于IP网络应用环境来实现H.264/AVC视频的实时传输,对于发展高质量视频传输具有重要意义,为此,提出了一种基于IP网络的H.264/AVC实时传输解决方案,并着重从H.264-FGS编码器和速率控制两方面进行阐述。     

超线程技术以及H.264编码器中的并行运算分析

根据H,264这一新的视频压缩标准的特点，利用Intel的超线程技术以及OpenMp，可以使软件编码器进行线程级的并行运算，从而大大提高编码速度。该文对超线程技术、OpenMp以及编码过程中不同级别的并行运算进行了分析。证明了利用OpenMP对H.264编码器进行并行处理优化，再加上具有超线程技术的处理器的支持，必将会大大提高编码器的性能。