多相位低相位噪声5GHz压控振荡器的设计

采用TSMC 0.18μmCMOS工艺实现了全差分相位差为 450 的 LC低相位噪声环形压控振荡器电路。芯片面积 1.05 mm×1.00 mm。当仅对差分输出振荡信号的一端进行测试时, 自由振荡频率为5.81 GHz, 在5 MHz频偏处的相位噪声为-101.62 dBc/Hz。     

CMOS环形振荡器的噪声分析

在CMOS射频集成电路的设计中，分析振荡器的相位噪声是非常重要的。文章以射频段的一种环形振荡器为例，在时间域，用小信号模型深入分析，得出了设计射频段环形振荡器时进行李产分析的一般方法和分析模型。由此方法得到的结果和仿真结果相符合。     

低相位噪声CMOS环形压控振荡器的研究与设计

针对个人电脑和通讯系统对频率合成器中振荡器的低相位噪声的要求,对基本的环形振荡器结构进行改进,设计了两种宽带低相位噪声CMOS环形压控振荡器(VCO),在800 MHz振荡频率、1 MHz频偏下,测试的相位噪声分别为-123 dBc/Hz和-110 dBc/Hz.两个VCO的调谐范围分别为450～1 017 MHz和559～935 MHz.     

一种频率稳定的改进型CMOS环形振荡器

在传统的环形振荡器基础上,提出了一种改进的ＣＭＯＳ环形振荡器。它克服了传统ＣＭＯＳ环形振荡器振荡频率随电源电压变化而严重不稳的缺点。通过仿真得到了电源电压与振荡频率的对应关系,取得了满意的结果。     

超低功耗低相位噪声CMOS LC-VCO的设计与实现

设计了一种全集成交叉耦合变压器反馈的LC压控振荡器（LC-VCO）,该VCO即使在电源电压低于阈值电压的情况下实现了低相位噪声和超低功率消耗。该超低功耗的VCO采用SMIC 0.18um 数模混合&RF 1P6M CMOS工艺进行了流片验证。测试结果表明：电路在0.4 V电源供电和工作频率为2.433 GHz时,相位噪声为-125.3 dBc/Hz@1MHz,核心直流功耗仅为640uW。芯片的工作频率为2.28-2.48 GHz,调谐范围为200 MHz (8.7%),电路的优值为-195.7dB。该VCO完全可以满足IEEE 802.11b接收机的应用要求。     

CMOS低相位噪声压控振荡器的设计

基于65 nm CMOS标准工艺库,设计了一个工作频率在10 GHz的具有低相位噪声的CMOS电感电容型压控振荡器。该压控振荡器选用CMOS互补交叉耦合型电路结构,采用威尔逊型尾电流源负反馈技术来降低相位噪声。仿真结果表明,此压控振荡器工作频率覆盖范围为9.9~11.2 GHz,调谐范围为12.3%,中心频率为10.5 GHz,在频率偏移中心频率1 MHz下的相位噪声为-113.3 dBc/Hz,核心功耗为2.25 mW。     

变压器耦合的4.6GHz高性能正交CMOS压控振荡器设计

设计一种采用平面螺旋变压器作为耦合终端的CMOS电感电容正交压控振荡器,该正交VCO采用SMIC 0.18 um 数模混合&RF 1P6M CMOS工艺进行了流片验证。测试结果表明：电路在1.8 V电源供电和工作频率为4.6 GHz时,相位噪声为-125.7 dBc/Hz@1MHz,核心直流功耗仅为10 mW。根据时域的输出波形,测量的相位误差大约为1.5°,输出功率约为-2dBm。芯片的工作频率为4.36-4.68 GHz,调谐范围为320MHz(7.0％),电路的优值为-189dB。     

宽带LC压控振荡器的相位噪声优化设计

采用0.35 μm BiCMOS工艺,设计了一款基于开关电容阵列结构的宽带LC压控振荡器.同时分析了电路中关键参数对相位噪声的影响.基于对VCO中LC谐振回路品质因数的分析,优化了谐振回路,提高了谐振回路的品质因数以降低VCO的相位噪声.采用噪声滤波技术,减小了电流源晶体管噪声对压控振荡器相位噪声的影响.测试结果表明,优化后的压控振荡器能够覆盖1.96～2.70 GHz的带宽,频偏为100 kHz和1 MHz的相位噪声分别为-105和-128 dBc/Hz,满足了集成锁相环对压控振荡器的指标要求.     

低功耗CMOS差分环形压控振荡器设计

提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21～1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中.     

使用新注入锁定技术的低相位噪声正交振荡器

提出了一种利用新注入锁定技术的低相位噪声正交振荡器,激励信号直接注入子谐波振荡器的共源连接点.原理上,正交振荡器的相位噪声性能会比子谐波振荡器的相位噪声性能好.该正交振荡器已经采用0.25μmCMOS工艺实现,测试结果表明该正交振荡器的振荡频率约为1.13GHz,在偏离振荡频率1MHz处的相位噪声约为-130dBc/Hz.该振荡器采用2.5V电源电压,消耗的电流约为8.0mA.     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

高频宽调节范围压控振荡器设计研究

设计了一种基于0.18μm CMOS工艺模型的超高频宽调节范围的压控振荡器.系统采用3级环形压控振荡器结构,每级采用调节尾电流的方式,实现了2.5 GHz至5 GHz以上的高频宽调节范围.系统在输出频率为5 GHz时,在5 MHz频偏处的相位噪声为-89.26 dBc/Hz.此次设计的压控振荡器可广泛应用于各种嵌入式系统或ADC中,为其提供在大范围内可调节的时钟.     

变压器反馈的超低功耗低相位噪声CMOSLC-VCO设计

设计了一种全集成交叉耦合变压器反馈的LC压控振荡器(LC-VCO),该VCO在电源电压低于阈值电压的情况下实现了超低功率消耗和低相位噪声.该超低功耗的VCO采用SMIC 0.18μm数模混合RF 1P6M CMOS工艺进行了流片验证.测试结果表明:电路在0.4V电源供电和工作频率为2.433GHz时,相位噪声为-125.3dBc/Hz(频偏1MHz),核心直流功耗仅为720μW.芯片的工作频率为2.28～2.48GHz,调谐范围为200MHz(8.7%),电路的优值为-193.7dB,信号的输出功率约为1dBm.该VCO完全可以满足IEEE 802.11b接收机的应用要求.     

宽带低相噪双核压控振荡器

基于同相耦合拓扑结构,分析并设计了一款双核压控振荡器(VCO)。该电路通过将两个相同VCO 核的输出同相相连,实现了在不降低谐振腔Q 值和输出信号幅度的前提下,将谐振腔的有效电感值减小一半,从而降低了输出信号的相位噪声。该芯片采用 TPS 65 nm RFSOI CMOS 工艺制造,包括焊盘在内的芯片面积为1. 04 mm2。测试结果表明,该VCO 可以在8. 600~12. 148 GHz (34. 2%) 的宽频带范围内连续工作,并在8. 841 GHz 处测试的相位噪声为-108. 63 dBc/ Hz@ 1 MHz。当电源电压为1. 2 V 且不考虑测试缓冲器时,该双核VCO 消耗电流为9. 2~11. 1 mA,对应含调谐范围的优值(FOMT)为-183. 39 ~ -187. 13 dBc/ Hz。     

Minimizing Phase Noise Variation in CMOS Ring Oscillators

The variation of phase noise across the frequency of operation of a CMOS ring oscillator is described analytically. The delay element of the ring oscillator considered comprises of a source-coupled differential pair with an active load element. In this circuit topology where the frequency of oscillation is varied by changing the resistance of the load, theory derived in this work predicts that phase noise will remain constant if constant output swing is maintained. Such an oscillator is designed in a 0.5 m CMOS process and the simulation results verify the theoretical analysis. Consequently, an oscillator design methodology is provided that dramatically reduces the phase noise optimization problem to just one frequency within the oscillator's output frequency range.     

采用SiGe工艺的低相位噪声压控振荡器

采用0.35μm-BiCMOS-SiCe工艺,设计了单片集成的低相位噪声差动压控振荡器。在电路设计中,需要的在VCO的三个主要性能参数:可调范围、功耗、相位噪声间作出折中的考虑。最终设计的VCO电路工作电压为3.3V,核心电路的功耗为10mV。在1MHz频率偏移下的相位噪声为-114dBc/Hz。振荡频率范围为5.825GHz～5.065GHz,相应的调谐电压为0～2.2V。最后得出结论:0.35μm-SiGe的性能优于0.18μm- CMOS的性能