共查询到20条相似文献,搜索用时 62 毫秒
1.
2.
简要介绍了通用异步收发器(UART)的功能,叙述了这些功能在可编程器件中的实现,提出了对设计进行仿真应注意的一些问题。可编程器件的编写方式是硬件描述语言。 相似文献
3.
一种内置FIFO全双工UART的设计与实现 总被引:2,自引:0,他引:2
针对处理器与UART接口速度不匹配,设计了一种内置先进先出存储器全双工通用异步收发器,提高了处理器和UART接口的效率。该设计包含发送模块、接收模块、波特率发生器模块、数据存储模块和总线接口模块。整个设计基于Quartus II平台,使用VHDL语言编程实现。经软件仿真,验证了该设计的正确性和可行性。 相似文献
4.
为了给芯片设计提供一种高效方便的调试方法,提出一种基于JTAG的片内调试系统。该系统包括调试系统控制模块、断点产生模块和JTAG接口。JTAG接口实现调试指令的发送与接收;断点产生模块是调试系统硬件调试的逻辑单元;调试系统控制模块则实现断点设置、单步运行、内存调试等功能。不同的调试指令可根据不同的硬件结构自动完成其各自的处理流程,而且不同的工作模式之间可以自由切换。该片内调试系统表现出了高性能,便于操作的特点,已经通过了实际的芯片测试。 相似文献
5.
6.
一种基于FPGA的UART电路实现 总被引:1,自引:0,他引:1
UART即通用异步收发器,传统上采用多功能的专用集成电路实现。但是在一般的使用中往往不需要完整的UART的功能,比如对于多串口的设备或需要加密通讯的场合使用专用集成电路实现的UART就不是最合适的。本设计使用Xilinx的FPGA器件,只将UART的核心功能嵌入到FPGA内部,不但实现了电路的异步通讯的主要功能,而且使电路更加紧凑、稳定、可靠。 相似文献
7.
本文对智能小车硬件设计进行了分析研究,结合工程经验,对智能小车的硬件设计和调试方法进行了许多实践和探索性的拓展,为从事相关行业的工程人员提供了方向性的建议。 相似文献
8.
本文对智能小车硬件设计进行了分析研究,结合工程经验,对智能小车的硬件设计和调试方法进行了许多实践和探索性的拓展,为从事相关行业的工程人员提供了方向性的建议。 相似文献
9.
10.
11.
12.
本文开发了一种内嵌2kB RAM的UART控制模块,可实现从PC机发送代码至控制模块内部的RAM中,再将代码读取至需要进行功能验证的系统,可以进行RAM数据下载与系统调试。控制模块利用开源的MC8051 IP核进行系统的功能验证,并成功进行了Modelsim下的仿真和FPGA与PC机的实际通信测试,效果良好。 相似文献
13.
提出一种满足电子控制器高可靠要求的片上调试结构。通过复用JTAG接口,可以消除冗余引脚带来的成本和体积开销,同时基于TAP控制器而设计的自定义指令,使得JTAG链路实现结构测试和功能调试的融合;针对调试命令与总线访问的协议转换需求,设计一种低开销与高效率的串并转换单元,配合外围的调试软件和协议转换器,实现全局地址空间的调试访问。实验结果表明,设计的调试结构使得调试时间平均缩短79.8%,面积开销下降16.73%,同时显著提高了调试链路的可靠性。 相似文献
14.
由于异步串行通信要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS-232接口方式.通常,RS-232接口均采用硬(UART专用芯片)方式来实现,本文介绍了如何用可编程器件(CPLD或FPGA)通过设计Verilog HDL语言来实现UART,以及如何通过计算机来进行调试,为RS-232接口提供了一种新的解决方案. 相似文献
15.
为解决基于NoC的多核SoC调试问题,提出一个片上硬件调试构架.详细分析了该构架的重要组成部分,调试代理及调试探测器.通过仿真验证了片上调试构架的功能,并针对逻辑综合的结果讨论了实现该调试构架的面积开销. 相似文献
16.
17.
18.
本文介绍一种基于MLC闪存和AHB总线的高速大容量数据控制系统的硬件实现方法,所提出的闪存控制器实现带8个8K字节缓冲器的高效率缓冲管理控制器来管理8个通道,每个通道可以连接8个闪存芯片。文中还介绍了快闪存储器存储单元的空白检查和交叉存取操作。实验结果证明该固态盘控制器的最高读速度为230.2MB/s,最高写速度为101.9MB/s.最后给出了控制器的综合结果和功耗分析,在24比特BCH纠错与一个通道的配置条件下,控制器的实现需要315K逻辑门。 相似文献
19.
本文提出了在一款片上系统(SOC)芯片设计中的多通道NAND闪存控制器实现方案。在对NAND闪存控制器的结构和实现方法的研究上,闪存控制器利用带两个16K字节缓冲器的高效率缓冲管理控制器来管理4个通道,每个通道可以连接4片闪存芯片。控制器内嵌16比特BCH纠错模块,支持AMBAAHB总线与MLC闪存。文中还介绍了行地址计算与快闪存储器存储单元的初始化。结果分析里给出了控制器的仿真波形、功耗分析和综合结果。在一个存储组与一个通道的配置条件下,控制器的实现只需要71K逻辑门。 相似文献
20.
高性能的DMA控制器是音视频等多媒体处理器的重要组成部分。通过分析DMA控制器在嵌入式音频处理HiPAP中担负的数据传输任务及数据特点,设计了面向AMBA AHB总线的双通道高性能的DMA控制器。在FPGA平台上的实际运行结果显示,该DMA控制器的数据传输性能比使用CPU至少提升了45%。 相似文献