超薄氧化层的电击穿特性

本文在测试分析N 理层—隧道氧化层一多晶硅电容（N OP电容）、P衬底一隧道氧化层一多晶硅电容（POP电容）和EEPROM单元隧道氧化层电容（TOP电容）的I－V特性、I－t特性、V－t特性的基础上,对隧道氧化层的击穿特性进行了理论分析,并提出了提高隧道氧化层可靠性的具体措施。     

含氟超薄栅氧化层的抗击穿特性研究

对含 F超薄栅氧化层的击穿特性进行了实验研究。实验结果表明 ,在栅介质中引入适量的 F可以明显地提高栅介质的抗击穿能力。分析研究表明 ,栅氧化层的击穿主要是由于正电荷的积累造成的 ,F的引入可以对 Si/Si O2 界面和 Si O2 中的 O3 ≡ Si·与 Si3 ≡ Si·等由工艺引入的氧化物陷阱和界面陷阱进行补偿 ,从而减少了初始固定正电荷和 Si/Si O2 界面态 ,提高了栅氧化层的质量。研究结果表明 ,器件的击穿电压与氧化层面积有一定的依赖关系 ,随着栅氧化层面积的减小 ,器件的击穿电压增大。     

含N超薄栅氧化层的击穿特性

研究了含N超薄栅氧化层的击穿特性.含N薄栅氧化层是先进行900C干氧氧化5min,再把SiO2栅介质放入1000C的N2O中退火20min而获得的,栅氧化层厚度为10nm.实验结果表明,在栅介质中引入适量的N可以明显地起到抑制栅介质击穿的作用.分析研究表明,N具有补偿SiO2中O3 Si@和Si3 Si@等由工艺引入的氧化物陷阱和界面陷阱的作用,从而可以减少初始固定正电荷和Si/SiO2界面态,因此提高了栅氧化层的抗击穿能力.     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

LPCVD掺氧多晶硅薄膜淀积及其特性

本文对LPCVD掺氧多晶硅的工艺特性进行了研究,尤其是分析和讨论了在LPCVD系统中淀积温度、反应气体流量比(N_2O/SiH_4)及硅烷(SiH_4)流量对SIPOS薄膜的工艺参数及薄膜性质的影响,并对LPCVD-SIPOS的有关性质进行了讨论。     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了ＴＤＤＢ的击穿机理,讨论了栅氧化层面积对击穿特性的影响．对相关击穿电荷ＱＢＤ进行了实验测试和分析,研究结果表明：相关击穿电荷ＱＢＤ除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关．得出了ＱＢＤ的解析表达式,并且对相关参数进行了研究     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明：相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式,并且对相关参数进行了研究.     

超薄栅氧化层中的软击穿的击穿机理和击穿模型

软击穿是与氧化层质量密切相关的一种新的击穿形式。当氧化层厚度小于5nm时,软击穿效应显著,是超薄栅氧化层的主要失效机理。通过对国外软击穿研究状况的分析,对超薄栅氧化层中软击穿的失效模型和机理进行了综述。     

CCD多晶硅层间绝缘介质对器件可靠性的影响

采用扫描电子显微镜和电学分析技术研究了电荷耦合器件(CCD)多晶硅层间绝缘介质对器件可靠性的影响.研究结果表明,常规热氧化工艺制作的多晶硅介质层,在台阶侧壁存在薄弱区,多晶硅层间击穿电压仅20 V,器件在可靠性试验后容易因多晶硅层间击穿而失效.采用LPCVD淀积二氧化硅技术消除了多晶硅台阶侧壁氧化层薄弱区,其层间击穿电压大于129 V,明显改善了器件可靠性.     

不连续类氧化层界面多晶硅发射极晶体管理论模型

本文提出了一个不连续类氧化层界面多晶硅发射极晶体管理论模型,根据多晶/单晶硅界面的性质空穴分别以隧道方式或热发射方式通过界面的不同部位.计算机模拟的结果得到了类氧化层界面的连续性、多晶硅膜厚、类氧化层两边的界面态密度、类氧化层厚度和多晶/单晶硅界面杂质浓度峰值等参数与多晶硅发射极晶体管(PET)电学特性的关系.     

氮化H2-O2合成薄栅介质的击穿特性

研究了14～16nm的H2-O2合成薄栅介质击穿特性.实验发现,N2O气氛氮化H2-O2合成法制备的薄栅介质能够有效地提高栅介质的零时间击穿特性.H2-O2合成法制备的样品,其击穿场强分布特性随测试MOS电容面积的增加而变差,而氮化H2-O2合成薄栅介质的击穿特性随测试MOS电容面积的增加基本保持不变.对于时变击穿,氮化同样能够明显提高栅介质的击穿电荷及其分布.     

LPCVD系统淀积多晶硅薄膜的发雾分析

叙述了采用LPCVD系统淀积多晶硅薄膜的机理,分析了在淀积多晶硅薄膜过程中引起发雾的因素,指出了保持LPCVD系统的洁净能有效消除在淀积多晶硅薄膜过程中出现的发雾现象.     

超薄栅氧化物pMOSFET器件在软击穿后的特性

研究了在软击穿后MOS晶体管特性的退化.在晶体管上加均匀的电压应力直到软击穿发生的过程中监控晶体管的参数.在软击穿后,输出特性和转移特性只有小的改变.在软击穿发生时,漏端的电流和域值电压的退化是连续变化的.但是,在软击穿时栅漏电流突然有大量的增加.对软击穿后的栅漏电流增量的分析表明,软击穿后的电流机制是FN隧穿,这是软击穿引起的氧化物的势垒高度降低造成的.     

超薄栅氧化物pMOSFET器件在软击穿后的特性

研究了在软击穿后MOS晶体管特性的退化.在晶体管上加均匀的电压应力直到软击穿发生的过程中监控晶体管的参数.在软击穿后,输出特性和转移特性只有小的改变.在软击穿发生时,漏端的电流和域值电压的退化是连续变化的.但是,在软击穿时栅漏电流突然有大量的增加.对软击穿后的栅漏电流增量的分析表明,软击穿后的电流机制是FN隧穿,这是软击穿引起的氧化物的势垒高度降低造成的.     

低压调整二极管击穿特性分析与优化设计

介绍了采用平面结构设计与Si外延工艺制造低压调整二极管的技术.该技术论证了Si平面结型5.1V低压调整二极管的击穿机理为隧道击穿,同时设计了一种新型Si平面结型低压调整二极管的结构,以及与此结构相匹配的工艺制程,进而实现5.1V击穿电压特性为硬击穿.此硬击穿优化的关键是对结构设计、氧化工艺的深度研究.     

不同工艺超薄栅氧化层的抗击穿特性

对注F、注N以及先注N后注F超薄栅氧化层的击穿特性进行了实验研究,实验结果表明,在栅介质中引入适量的F或N都可以明显地提高栅介质的抗击穿能力.分析研究表明,栅氧化层的击穿主要是由于正电荷的积累造成的,F或N的引入可以补偿Si/SiO2界面和SiO2中的O3≡Si·和Si3≡Si·等由工艺引入的氧化物陷阱和界面陷阱,从而减少了初始固定正电荷和Si/SiO2界面态,提高了栅氧化层的质量.通过比较发现,注N栅氧化层的抗击穿能力比注F栅氧化层强.     

栅氧击穿机理研究

栅氧击穿不仅和栅氧质量相关,而且受前工序的影响很大。本文介绍了影响栅氧击穿的 因素,如PBL隔离和腐蚀、电容结构。     

CCD栅介质工艺对多晶硅层间介质的影响

CCD多晶硅交叠区域绝缘介质对成品率和器件可靠性具有重要的影响.采用扫描电子显微镜和电学测试系统研究了CCD栅介质工艺对多晶硅层间介质的影响.研究结果表明:栅介质工艺对多晶硅层间介质形貌具有显著的影响.栅介质氮化硅淀积后进行氧化,随着氧化时间延长,靠近栅介质氮化硅区域的多晶硅层间介质层厚度增大.增加氮化硅氧化时间到320 min,多晶硅层间薄弱区氧化层厚度增加到227 nm.在前一次多晶硅氧化后淀积一层15 nm厚氮化硅,能够很好地填充多晶硅层间介质空隙区,不会对CCD工作电压产生不利的影响.     

多晶硅TFT热载流子效应的模拟研究

热载流子效应引起的器件电学特性退化会严重影响电路的工作性能。文章结合多晶硅薄膜晶体管沟道电流的理论模型,讨论了热载流子效应与界面陷阱的关系。沟道载流子在大的漏电场牵引下,运动到漏结附近获得很大的能量从而成为热载流子。如果热载流子能量超过Si-SiO2界面势垒高度,会注入到栅氧层或陷落到界面陷阱,使阈值电压和沟道电流发生退化现象。同时,对多晶硅薄膜晶体管输出特性进行了模拟分析,模拟结果与理论模型基本一致。