基于PCI接口芯片外扩FIFO的FPGA实现

介绍了PCI 9054接口芯片的性能及数据传输特点,提出了一种基于PCI 9054外扩异步FIFO(先进先出)的FPGA(现场可编程门阵列)实现方法.由于PCI 9054内部FIFO存储器主要用于数据的读写控制,容量有限,不能满足半实物仿真系统数据传输的要求.因此,本文利用FPGA来实现外扩异步FIFO的方法.该方法采用模块化的设计思想,用FPGA作为系统的控制核心,解决了半实物仿真系统数据传榆过程中由计算机中断而引起的数据传输间歇性问题.     

ASIC中的异步FIFO的实现

绝大部分ASIC设计工程师在实际工作中都会遇到多时钟域设计的问题,多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个关键。本文针对异步时序产生的问题提出了一种新的异步FIFO设计方案。用这样一个异步FIFO模块实现FPGA内部不同时钟系统之间的数据接口,它们之间不需要互相握手,只需跟接口FIFO模块进行交互就可以了,使设计变得非常简单和容易。此异步FIFO基于Altera公司的Cyclone系列实现的,采用VHDL语言设计,通过对设计进行简单的修改,即可用于各种不同的系统的设计,经过充分测试和优化,该异步FIFO运行稳定,占用FPGA内部资源也非常少。     

ASIC中的异步FIFO的实现

绝大部分ASIC设计工程师在实际工作中都会遇到多时钟域设计的问题，多时钟域设计的一个难题是如何避免亚稳态的产生，异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个关键。本文针对异步时序产生的问题提出了一种新的异步FIFO设计方案。用这样一个异步FIFO模块实现FPGA内部不同时钟系统之间的数据接口，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，使设计变得非常简单和容易。此异步FIFO基于Altera公司的Cyclone系列实现的，采用VHDL语言设计，通过对设计进行简单的修改，即可用于各种不同的系统的设计，经过充分测试和优化，该异步FIF0运行稳定，占用FPGA内部资源也非常少。     

异步FIFO的设计与验证

多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。     

通用异步串行接口的VHDL实用化设计

通用异步串行接口(UniversalAsynchronousReceiverTransmitter,UART)在通信、控制等领域得到了广泛应用。根据UART接口特点和应用需求,以提高VHDL设计的稳定性和降低功耗为目标,本文讨论了UART接口中时钟域划分、时钟分频、亚稳态、同步FIFO设计等问题和解决方案。     

片上网络跨时钟域的高速数据通信接口设计

为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差,提出了一种新的片上网络跨时钟域高速数据通信接口电路.针对采用多电压频率岛分配方案的异步片上网络,将多路选择器模块和基于令牌环的环形异步FIFO相结合构成跨时钟域高速数据通信接口电路.实验结果表明,该算法及电路设计能够有效减小亚稳态的影响,增加片上网络系统数据传输的吞吐率,满足用于视频采集和处理系统的片上网络对大数据量和高速度数据码流进行实时传输的需求.     

通用异步串行接口的VHDL实用化设计

通用异步串行接口(Universal Asvnchronous Receiver Transmitter,UART)在通信、控制等领域得到了广泛应用.根据UART接口特点和应用需求,以提高VHDL设计的稳定性和降低功耗为目标,本文讨论了UART接口中时钟域划分、时钟分频、亚稳态、同步FIFO设计等问题和解决方案.     

PCI9054本地总线控制可编程逻辑设计

PCI总线是一种高带宽、独立于CPU的高性能总线，总线接口控制器的设计是其应用的关键所在。本文在介绍PCI9054接口控制器的基础上，用可编程逻辑设计出了PCI9054本地总线接口控制，从而很容易地实现了PCI9054本地总线与本地总线设备之间通信和数据传输。     

一种基于格雷码的异步FIFO设计与实现

介绍了FPGA在实现异步FIFO及其在跨时钟域逻辑设计中的应用,并利用Gray码作异步FIFO指针的方法。该FIFO实现方案与使用传统方案相比,避免了亚稳态的出现,性能更稳定。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的仿真及综合结果。     

嵌入式PCI总线主模式设计

针对PCI接口取代ISA接口的芯片发展趋势,给出了一种采用8位单片机80c51和PCI总线主控I／O加速器芯片PCI9054驱动PCI从设备的设计实例。介绍了PCI9054主模式的工作原理,采用可编程逻辑器件实现51单片机接口与PCI9054本地接口的信号转换．给出了逻辑实现方法和仿真图,提供了PCI总线配置操作的软件实例。采用该设计可以方便工业控制系统实现原有总线向PCI总线的升级,为工业控制系统驱动PCI接口芯片提供了技术支持。     

ARINC659航空总线监控器的设计

ARINC659是一种具有高数据吞吐量、高故障容错和数据确定性的航空总线;为给系统分析提供数据源,根据ARINC659航空总线表驱动的协议特性,介绍了一种基于Verilog HDL硬件描述语言的ARINC659总线监控器的实现方案,完成了总线的采样,解码,串并转换和存储,并通过状态跟踪方法生成了附有表指令地址和全分辨率时间的描述符;存储的总线数据和生成的描述符通过Xil-inx PCI LogiCORE的接口上传给主机;实验结果表明该监控器能实时检测分析ARINC659总线的数据与各种同步信息,实现了PCI 32bit×33MHz的主控方式数据上传。     

基于PCI总线的DMA传输的实现

为开发基于PCI总线的DMA传输技术,采用高速率、高可靠性、即插即用的PCI局部总线技术,将PCI 9504接口芯片置于系统或插卡之间,用于提供数据和控制信号的接口电路,给出了一种软、硬件方案,从而容易地实现了基于PCI总线的DMA传输。     

基于PCI总线的指纹采集卡

介绍了PCI总线的性能特点和几种实现方法,根据应用电路的硬件实现周期选择了专用接口芯片PCI9054,研究了PCI9054的工作模式、数据传输的突发方式和EEPROM完成的功能,设计了一种基于PCI总线的指纹采集卡。通过分析指纹采集头的配置方式和I^2C总线时序,采用可编程逻辑器件模拟I^2C总线控制指纹采集头,得到适合相应识别算法的指纹数据。利用DdverStudio工具包生成框架,开发出驱动程序,并给出了最终的硬件设计方案。     

基于PCI总线的高速数据采集接口的设计与实现

PCI总线接口控制器的设计是基于PCI总线的应用设计的关键所在。本文在介绍PCI9054接口控制器的基础上,给出了一种通用的高速数据采集接口的设计,并提出了一种新的包括PCI9054单周期读、写和DMA读操作的VHDL状态机设计。经测试证明,该接口的数据采集速率能稳定的达到200Mbit/s。     

基于PCI总线的DMA方式高速数据传输

本文通过PCI总线I／O加速器PCI9054，利用DMA方式实现了高速数据传输。详细介绍了两种主要的DMA方式,PCI9054内部相关寄存器的配置以及DMA的数据操作流程，并根据本地信号状态机，在FPGA中设计本地信号控制器，实现了计算机高速读取PCI设备内的数据。     

一种实时的交通信息采集处理系统的设计与实现

本文主要给出了一种实时的交通信息采集处理系统的设计与实现方案。着重讨论了PCI9054的结构和特点,PCI与DSP的接口,WDM驱动程序的设计以及信号处理在DSP中的实现等问题。     

基于PCI9054的数据采集卡的设计与实现

介绍了采用PCI9054实现PCI接口数据采集卡的设计方案及实现,其中包括从模式下单周期读写和主模式下DMA的实现。结合开发实例,介绍了如何开发PCI接口的DMA驱动程序。     

ARINC659芯片设计与实现关键技术研究

ARINC659总线是一个半双工传输的、总线交叉检验的、线性多点的串行容错总线,用于综合模块化航空电子系统机架内部各个在线可更换模块之间的通信,其总线传输时间和存储空间上具有高可靠性和高完整性等特点。在国外,该总线已广泛应用在航空、航天等领域。文中对ARINC659总线进行了概述,分析了ARINC659总线协议的关键技术,重点阐述了ARINC659芯片的体系架构设计、详细设计与实现、虚拟仿真验证及FPGA原型验证等关键技术。目前,ARINC659芯片已经一次流片成功,并成功应用在多个领域。