单稳态触发器的结构及其开关级设计原理

根据单稳态触发器定时单元特性,提出了单稳态触发器的一般结构.在此基础上,运用传输电压开关理论进行了CMOS单稳态触发器的开关级设计研究,并具体设计了两个单稳态触发器.设计实例表明文中提出的方法不仅简单、有效,而且具有通用性.     

基于EDA技术的555单稳态触发器设计与仿真

针对目前高校教学中555单稳态触发器设计和调试实验电路中存在的问题,提出运用先进EDA技术完成单稳态触发器设计和仿真研究的方法．使电路设计过程具有快捷性、高效性和准确性,完成符合质量要求的555单稳态触发器的设计。     

基于EDA技术的555单稳态触发器设计与仿真

针对目前高校教学中555单稳态触发器设计和调试实验电路中存在的问题,提出运用先进EDA技术完成单稳态触发器设计和仿真研究的方法.使电路设计过程具有快捷性、高效性和准确性,完成符合质量要求的555单稳态触发器的设计.     

基于可编程控制器单稳态触发器的设计与分析

基于数字电路和通信电路中,常常需要单稳态触发器,特别是要求延时功能时间可以调节的单稳态触发器,采用可编程控制器的这一特殊方法来设计这一触发器,通过调整可编程控制器构成的单稳态触发器的时间常数,巧妙地完成了这一功能。该设计具有设计简单,完成方便,延迟精度高,延迟范围不受限制,延迟时间用软件就可调试,不需要对电路重新组装的特点。     

对基于模代数的三值触发器的研究

本文用模代数讨论三值触发器。提出了基于模代数的三值 JK 触发器。与基于 Post代数的三值 JK 触发器相比,它的逻辑功能是均衡的,它能像二值 JK 触发器一样方便地构成另外二种常用的触发器:三值 D 型触发器与三值 T 型触发器。此外,由时序电路的设计实例,也证实了因它的功能较强而能导致较简单的激励函数与组合电路。     

微分型单稳态触发器的Multisim分析

基于探索微分型单稳态触发器仿真实验技术的目的,采用Multisim10仿真软件对微分型单稳态触发器的工作波形进行了仿真实验测试,给出了Multisim仿真实验方案,分析了电路由稳态进入暂态、暂态期间电容C充电、暂态结束电容C放电恢复、返回稳态的工作过程,给出缩短恢复时间的改进设计方案。结论是仿真实验可直观形象地描述微分型单稳态触发器的工作特性,有利于系统地研究电路的构成及设计。     

D触发器在脉冲宽度检测电路中的应用

D触发器是一种常用的数字集成电路。用D触发器和外接电阻、电容可以构成单稳态触发器。本文就用CMOS双D触发器CC4013构成的单稳态触发器在脉冲宽度检测电路中的几种应用作一介绍。     

电流型CMOS脉冲D触发器设计

该文根据脉冲触发器的设计要求,结合阈算术代数系统,提出一种电流型CMOS脉冲D触发器的通用结构,用于二值及多值电流型CMOS脉冲触发器的设计,并可方便地应用于单边沿和双边沿触发。在此结构的基础上设计了电流型CMOS二值、三值以及四值脉冲D触发器。采用TSMC 180 nm CMOS工艺参数对所设计的电路进行HSPICE模拟后表明所设计的电路具有正确的逻辑功能和良好的瞬态特性,且较以往文献提出的电流型D触发器,优化了触发器的建立时间和保持时间,二值和四值触发器最差最小D-Q延时比相关文献的主从触发器降低了59.67%和54.99%,比相关文献的边沿触发器降低了4.62%以上,所用晶体管数也相对减少,具有更简单的结构以及更高的电路性能。     

CMOS数字集成电路原理与应用（六）

(3)组成单稳态电路单稳态电路又称单稳态触发器,它有一个稳定状态(稳态)和一个暂稳状态(暂态)。在触发脉冲作用下,从稳态翻转到暂态。暂态维持一段时间后,将自动回复到稳态。暂态时间的长短与触发脉冲无关,仅仅取决于单稳态电路的自身参数。图1、图2是用D触发器构成的单稳态电路,前者触发脉冲从S端输入,后者从CL端输入,单稳态的暂稳时间     

用可编程逻辑器件实现单稳态触发器

可编程逻辑器件一般用于完成数字电路的功能。对用可编程逻辑器件技术实现模拟集成电路的功能进行了探讨，研究了实现单稳态触发器脉冲宽度控制的两种方法：用外接RC的单稳态触发器，用外部信号控制脉宽。实验结果在全数字电路的基础上,用可编程逻辑器件实现的单稳态触发器脉宽控制能有效地实现激光引信电路系统小型化，提高了电路和可靠性。     

A NEW ASM DESIGN METHOD

A novel ASM one-zero-hot design method based upon ternary flip-flops with binaryconstruction as storage cells is presented.     

一种新的ASM设计法

本文提出了用纯二值结构的三值触发器作为基本存贮单元的ASM one-zero-hot设计法。     

Design of CMOS Ternary Latches

This paper describes the design methodology of latches with three stable operating points. Open-loop analysis is used to obtain insight into how a conventional binary latch structure can be modified to yield a ternary latch. Four novel ternary latch structures, compatible with a standard CMOS process, are presented. Properties of each latch, including robustness of the ternary behavior, speed, and power dissipation, are described. Measurement results of four RS ternary flip-flops based on the proposed latch structures, fabricated in a standard 0.18-mum CMOS process, are presented. Maximum operating frequency and skew tolerance are reported for each of the four latches     

基于模代数的三值维持阻塞触发器及其应用

本文给出了基于模代数理论的三值维持阻塞触发器,并将其应用到时序逻辑电路设计中。由于多值模代数中的两个基本运算和运算结果均为多值信号,所以它的应用避免了以往在采用基于Ｐｏｓｔ代数的三值触发器时,由于输入、输出信号不匹配而必须增加附加编码电路的问题。设计实例表明,该触发器具有更强的逻辑功能,它使得移位寄存器类的时序电路设计得以显著简化。     

DESIGN OF TERNARY FLIP-FLOPS AND SEQUENTIAL CIRCUITS BASED UPON U_h GATE

According to the next-state equations of various ternary flip-flops(tri-flop),whichare based upon ternary modular algebra,various ternary flip-flops are implemented by usinguniversal-logic-modules,U_hs.Based on it,ternary sequential circuits are implemented by usingarray of universal-logic-modules,U_hs.     

三值动态和静态广义时序机理论

该文在三值电路三要素理论的基础上提出了三值动态和静态广义时序机理论。首先找出三值状态图和电路方程间的关系,该关系既适用于静态电路,又适用于动态电路。对静态电路文中推导出各型三值触发器完整特性方程,它描述了触发器全时刻的行为,用以代替常规特性方程,使三值同步和异步时序电路统一。对动态电路该文用电容代替触发器存储三值信息,实现三值动态时序电路(特别是三值同步动态时序电路,属于非触发器式的时序电路)。因动态电路和静态电路主要差别是负载行为,故此可以在三值电路三要素理论和广义时序机理论下统一三值动态和静态,同步和异步时序电路。     

Design of ternary flip-flops and sequential circuits based uponU hgate

According to the next-state equations of various ternary flip-flops (tri-flop), which are based upon ternary modular algebra, various ternary flip-flops are implemented by using universal-logic-modules,U _hs. Based on it ternary sequential circuits are implemented by using array of universal-logic-modules,U _hs. Supported by the National Natural Science Foundation of Zhejiang Province, China.     

基于U_h门的三值触发器和时序电路设计

本文根据基于模代数的各种三值触发器的次态方程,提出用U_k通用门实现各种三值触发器。在此基础上,利用U_k门阵列实现三值时序电路。     

TWO-INPUT PRESETTING TECHNIQUE AND DESIGN OF CMOS FLIP-FLOPS WITH A HIGH RADIX

By analysing the difficulty of previous flip-flops with a high radix, this paper proposes a logic design scheme with two presetting inputs. The circuit of a quaternary CMOS flip-flop is designed by using the transmission function theory. The result shows that its structure is simpler and its processing speed is higher than that of two binary flip-flops which store the equal information.     

双端置数技术与高值CMOS触发器设计

在分析以往高值触发器困难的基础上本文提出了双端予置的逻辑设计方案。应用传输函数理论对四值CMOS触发器进行了电路设计。结果表明,与存贮相同信息量的二个二值触发器相比,它有较简单的结构与较快的工作速度。