一种基于FPGA的多路视频网络监控系统设计

针对市场对小型化、嵌入式、大场景视频监控的需求,设计一种基于FPGA的多路视频网络监控系统。该系统主要由摄像头采集模块、数据处理模块、缓存模块和以太网传输模块组成,通过TW2867芯片同时采集4路视频送入FPGA进行通道分离和视频格式转换,再利用DDR2高速存储多路视频数据,最后通过编程控制以太网收发器传输控制器RTL8211EG实现了视频数据的网络传输。视频监控终端可以通过网络接收视频流并进行实时显示,结果表明,该系统具有集成度高、体积小、实时性强、传输速度快等优点。     

基于FPGA＋ARM的高速图像数据采集板的设计

提出了于FPGA＋ARM高速数据采集板的设计方法。采用FPGA完成高速数据采集,通过ARM对FPGA进行控制管理。利用DMA技术实现了FPGA与ARM之间的数据采集接口设计方案,并实现了Linux操作系统下FPGA设备的中断处理程序的开发。并通过设计千兆以太网接口实现了图像数据的实时远程传输。     

基于Zynq的麦克风阵列同步高速采集系统设计

高速同步采样处理是麦克风阵列系统的基础。针对传统音频采集系统采集速率低、成本高、体积大及便携性差的问题,文中基于Xilinx Zynq-7000系列可扩展平台,设计了一款麦克风阵列同步高速采集系统。该系统采用FPGA+ARM软硬件协同的工作方式,通过AXI总线实现数据互通。由FPGA中模拟音频传输接口协议与系统的操作控制;在ARM上移植Linux操作系统,用千兆网口和高速SD卡两种方式对数据进行传输保存;利用Xilinx-Vivado套件设计制作系统。实验结果表明,该系统最高支持采样率为96 kHz的16路同步采集,整体重量为1.67 kg,续航约5小时,填补了千元级小型音频阵列采集空白。     

基于FPGA和STM32的空管雷达数据协议转换器设计

雷达数据协议转换器是空管多雷达处理系统的重要组成部分。它将多路HDLC协议的雷达数据转换成单路IP数据,然后传入多雷达数据处理系统,避免系统为引接多路雷达数据而安装多个HDLC串口卡,较少的接线提高了系统可靠性。该设计提出了一种基于FPGA+STM32的雷达数据协议转换器设计方案,利用FPGA在并行处理方面的优势实现多路HDLC雷达数据的实时采集,FPGA与STM32之间采用串口协议进行通信,由STM32控制W5500以太网芯片完成数据的协议转换。最后,通过实验验证了该设计的可行性和有效性。     

嵌入式计算机智能图像信息处理系统设计与实现

针对目前嵌入式智能图像处理系统中的图像数据的传输问题与多DSP、多FPGA间的并行问题,提出并设计了以DSP+FPGA为系统核心,通过TMS320C6455 DSP外设接口进行扩展的嵌入式智能图像处理系统,能够实现图像的实时采集、解析及处理功能;同时开发了基于TMS320C6455 DSP的千兆以太网数据传送接口和高速串行接口,实现了图像处理的网络化和并行化。最后对以太网的数据传输进行了测试,测试结果表明,开发的以太网数据传送接口达到了千兆以太网的要求。     

一种基于FPGA的多路视频合成及传输方法

针对大型监控系统中实现多路视频数据合成单路的传输问题,提出了一种基于FPGA的多路视频合成及传输的设计方案。根据以太网协议,将不同视频流作相应的封装,缓存在各路对应的包FIFO中,通过采用轮询机制读取包FIFO中的视频数据帧,暂存在总的包FIFO中,并通过千兆以太网发送,实现多路视频数据流合成单路传输。实验结果表明,该设计方案可实现视频数据快速准确的传输,极大地提高了传输效率和可靠性。     

基于千兆以太网的机载雷达数据采集系统设计

针对高速机载雷达数据传输的实际需求,设计了一种基于千兆以太网的高速机载雷达数据采集系统。系统以现场可编程门阵列(FPGA)为控制中心,采用FPGA 内部的两片高速FIFO 实现对高速雷达数据无缝缓存与传输。同时,采用FPGA 内部的千兆以太网MAC 控制器将FIFO 中的数据读取及处理,最终,通过RJ-45 接口将数据上传到上位机。地面测试结果表明:系统能够对传输速率为360 Mb/ s 高速串行雷达数据进行采集,并上传到上位机,验证了基于千兆以太网的高速机载雷达数据采集系统设计的可靠性与稳定性。     

实时高精度麦克风阵列数据采集系统

针对麦克风阵列语音增强系统对高精度和强实时性数据采集的需要,设计并实现了一种基于FPGA的麦克风阵列数据采集系统。其主要包括数模转换模块、数据接收处理模块和以太网控制模块3部分,实现了对16路语音信号的高质量采样和传输。系统中,将UDP数据报协议用硬件编程语言verilog在FPGA上实现,与基于操作系统的TCP/IP协议族实现UDP协议相比,大大提高了资源利用率。测试结果表明,系统能完成16路语音信号的高精度、高可靠性实时采集和传输,以太网传输速率达2.3MByte/s,满足了麦克风阵列语音增强系统的研究需要。      

基于ARM11+FPGA的多路视频监控系统关键技术研究

针对当前多路视频采集远程传输系统存在的问题,提出一种基于ARM 11和FPGA的解决方案,分析了系统的组成结构和关键技术.应用FPGA首先实现了对多路视频信号的同步采集,其次解决了对视频缓存操作过程中的存储、读写冲突及时钟同步问题,最后生成BT.656格式视频流进行后续处理.利用高性能ARM11处理器内部MFC模块,完成了对视频信号的H.264编码.系统采集到的多路视频信号通过网络发送,监控端实时接收数据,进行解码后显示,具有广阔的应用前景.     

基于全可编程SOC的高速红外成像系统设计研究

针对传统嵌入式系统难以处理和显示高速大数据量的红外图像的问题,介绍了基于Xilinx公司集成了双核ARM和FPGA的全可编程Zynq SOC的高速红外成像系统,其FPGA实现探测器图像采集、非均匀校正、VDMA视频流传输等功能,ARM处理器运行Linux系统,完成通过USB WiFi或千兆以太网的网络视频传输。实验结果显示该系统能够实现高速率、高分辨率的红外成像,功耗低,结构简单,通用性强。     

基于FPGA和ARM的实时数据采集显示系统

针对同时满足高速的A/D采集、高速率的数据传输和实时显示且便于携带实际应用需要,研究设计了基于FPGA+ARM的实时数据采集的嵌入式平台。采用FPGA控制A/D完成高速数据采集,通过串口总线实现了平台内部FPGA和ARM之间指令的下达和数据的上传,最终实现在ARM上通过Qt应用程序对A/D采集的数据进行实时显示。     

基于ARM+FPGA的多路广播音频处理系统

如今,越来越多的ARM＋FPGA联合系统,被用来作为数字信号处理的硬件方案。但在这种系统应用的时候,实现ARM和FPGA这两种不同速率的硬件之间的高速通信,一直是重难点技术。为了解决这一问题,可以用到一种被称之为DMA(Direct Memory Access)的传输技术[1]。这一技术不需要依赖于CPU的大量中断负载,就能实现异步数据的高速率传输。利用这一技术,在基于ARM＋FPGA联合系统的基础上,可以实现具有多路广播音频实时采集和处理功能的硬件设备。     

基于MicroBlaze的振动信号采集系统的设计与实现

为确保发电机组设备稳定运营,分析了振动监测系统的作用并提出了一种基于FPGA嵌入式系统实现数据采集与以太网传输的方案。该方案由FPGA控制多片AD进行同步数据采集与存储,并嵌入高性能的MicroBlaze软核处理器来控制整个系统,使用1wlP实现TCP／IP协议栈,通过以太网控制器将振动信号数据传给远程PC工作站,以1块FPGA为核心完成整个下住机系统的设计。给出了系统的主要模块设计实现方案,通过现场长时间稳定运行证明了这种简化结构设计的可行性与实用性。     

基于FPGA的千兆以太网设计

千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源,常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计,本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA,在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器,在NiosⅡ系统的软件上移植入MicroC／OS-Ⅱ实时多任务操作系统和NicheStackTCP／IP协议堆栈。在FPGA上实现千兆以太网设计,有效提高了系统的可靠性和集成性,充分扩展FPGA的功能。     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

基于以太网的远程数据采集系统设计

针对远程数据采集方面的应用需求,设计了一种基于ARM微处理器的以太网数据采集系统。选取S3C2440作为数据处理器和控制器,DM9000作为网络芯片,在Linux为操作平台下,实现了10位数据采集,并将采集到的数据经过S3C2440的处理,通过以太网传输到服务器上。数据传输采用的网络通信协议是TCP/IP协议,通信过程采用C/S模式。     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。